When a voltage generated by the voltage generation circuit 17 is applied under a transition condition determined by changing any one or both of the load resistance characteristic of load circuit and the condition of the generated voltage from the voltage generation circuit, the resistance characteristic is selectively changed to one of at least three different resistance characteristics, and at least ternary information can be stored in the variable resistance element. 可変抵抗素子が、負荷回路の負荷抵抗特性又は前記電圧発生回路からの発生電圧条件の何れか一方、又は双方を変更することで設定された遷移条件の下で電圧発生回路14からの発生電圧が印加されると、少なくとも3つの異なる抵抗特性の中から選択される一の抵抗特性に対して選択的に遷移され、少なくとも3値の情報の記憶が可能に構成されている。 - 特許庁
Voltage between the gate and back gate being applied to the MOS variable capacity element D1, D2 is controlled by adjusting the gain of the voltage control circuit 13 and switching the voltage division ratio in the resistance voltage division circuit Ra, Rb, Rc, Rd through a switch SW1, SW2, SW3. VCXO10のMOS型可変容量素子D1、D2のゲート端には電圧制御回路13で外部制御電圧Vcをゲインコントロールした出力VAFCを印加し、バックゲート端には前記電圧制御回路13出力を分圧比が可変の抵抗分圧回路Ra〜Rdで分圧した電圧を印加し、前記電圧制御回路13のゲインの調整と、切換器SW1、SW2、SW3による抵抗分圧回路Ra、Rb、Rc、Rdにおける分圧比の切換えによって、MOS型可変容量素子D1、D2に加わるゲート・バックゲート間電圧を制御する。 - 特許庁