「gate array」を含む例文一覧(711)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 14 15 次へ＞
  • SIGNAL HOLDING CIRCUIT, SEMICONDUCTOR DEVICE, GATE ARRAY AND IC CARD
    信号保持回路、半導体装置、ゲートアレイおよびＩＣカード - 特許庁
  • WRITE STATE INSPECTION METHOD OF OPTICALLY RECONFIGURABLE GATE ARRAY, WRITE STATE INSPECTION APPARATUS, AND OPTICALLY RECONFIGURABLE GATE ARRAY
    光再構成型ゲートアレイの書込状態検査方法及び書込状態検査装置、並びに光再構成型ゲートアレイ - 特許庁
  • SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS EQUIPPED WITH EMBEDDED FLOATING GATE, MOUNTAIN-SHAPED FLOATING GATE AND MOUNTAIN-SHAPED CHANNEL REGION
    埋込型浮動ゲート、山形浮動ゲート及び山形チャネル領域を備えた浮動ゲートメモリセルの半導体メモリアレイ - 特許庁
  • METHOD OF MULTIPLEXING DATA, FIELD-PROGRAMMABLE GATE ARRAY, AND OPTICAL NETWORK
    データ多重化方法、フィールドプログラマブルゲートアレイ、及び光ネットワーク - 特許庁
  • To incorporate a circuit to simplify a test in an FPGA compatible gate array.
    ＦＰＧＡ互換ゲートアレイにテスト容易化回路を内蔵する。 - 特許庁
  • MULTIMASTER/MULTISLAVE SYSTEM BUS FOR FIELD PROGRAMMABLE GATE ARRAY (FPGA)
    フィールドプログラマブルゲートアレイ（ＦＰＧＡ）におけるマルチマスタ・マルチスレーブシステムバス - 特許庁
  • SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS EQUIPPED WITH EMBEDDED FLOATING GATE AND MOUNTAIN-SHAPED CHANNEL REGION
    埋込型浮動ゲートと山形チャネル領域を備えた浮動ゲート式メモリセルの半導体メモリアレイ - 特許庁
  • A mask-programmable logic device includes a programmable gate array part.
    プログラマブルゲートアレイ部を備えるマスクプログラマブル論理装置を提供する。 - 特許庁
  • METHOD AND APPARATUS FOR WRITING DATA TO OPTICAL RECONSTRUCTION TYPE GATE ARRAY
    光再構成型ゲートアレイへのデータ書き込み方法および装置 - 特許庁
  • To actualize high-density arrangement as to a cell array having a select gate.
    選択ゲートを持つセルアレイに関し、高密度セル配置を実現する。 - 特許庁
  • RECONFIGURATION CONTROLLER FOR OPTICAL RECONFIGURATION TYPE GATE ARRAY AND METHOD THEREOF
    光再構成ゲートアレイの再構成制御装置及びその方法 - 特許庁
  • An FPGA (Field Programmable Gate Array) 2 mounts an abnormality monitoring unit detecting abnormalities in an FPGA 1.
    FPGA2は、FPGA1の異常を検出する異常監視部を搭載する。 - 特許庁
  • TOP GATE SELF-ALIGNED POLYSILICON THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD AND ARRAY
    トップゲートセルフアラインポリシリコン薄膜トランジスタ、その製造方法、及びアレイ - 特許庁
  • Then a dummy cancel means 25 cancels the placement of dummy gate blocks and a gate array means 26 arrays successively the gate array blocks at all blank parts of the dummy gate blocks.
    ダミーゲートブロックとセルベースブロックとの間隙に隙間充填ブロックを配列してからダミーゲートブロックの配置を解除し、その空白にゲートアレイブロックを配列してから空白に隙間充填ブロックを配列する。 - 特許庁
  • A control gate layer covering the substrate 100 via a gate oxide layer is formed on the substrate 100, the control gate layer is patterned to form a control gate, an interlayer insulating layer pattern and a floating gate on the cell array part.
    半導体基板１００上にゲート酸化層を介して覆うコントロールゲート層を形成し、パタニングしてセルアレー部にコントロールゲート、層間絶縁層パターン及び浮遊ゲートを形成する。 - 特許庁
  • NONVOLATILE FLOATING GATE MEMORY CELL HAVING FLOATING GATE FORMED IN RECESS, ITS ARRAY AND FABRICATING METHOD
    窪み中に形成された浮遊ゲートを持つ不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁
  • In the array substrate and the display device having the array substrate, a switching element of the array substrate is connected to each gate line and each data line.
    アレイ基板及びアレイ基板を有する表示装置において、アレイ基板のスイッチング素子は各ゲート線及び各データ線に接続される。 - 特許庁
  • METHOD FOR ERASING NON-VOLATILE MEMORY CELL OF FIELD- PROGRAMMABLE GATE ARRAY
    フイールドプログラム可能ゲートアレイの不揮発性メモリセルを消去する方法 - 特許庁
  • To provide a structure for a rewritable gate array with space saving possible.
    省スペース化が可能な書き換え可能ゲートアレイの構造を提供する。 - 特許庁
  • The memory cell array 2 includes a plurality of memory cells including a floating gate.
    メモリセルアレイ２は、フローティングゲートを備える複数のメモリセルを有している。 - 特許庁
  • DATA WRITING DEVICE AND DATA WRITING METHOD FOR OPTICAL RECONSTRUCTION TYPE GATE ARRAY
    光再構成型ゲートアレイのデータ書込装置及びデータ書込方法 - 特許庁
  • SEMICONDUCTOR INTEGRATED CIRCUIT USING GATE ARRAY SYSTEM AND ITS MANUFACTURE
    ゲートアレイ方式の半導体集積回路装置及びその製造方法 - 特許庁
  • SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS HAVING EMBEDDED SOURCE LINE AND FLOATING GATE, AND MEMORY ARRAY FOAMED BY USING THE SAME
    埋設ソースライン及びフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列型方法及びそれにより作られたメモリアレー - 特許庁
  • SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS HAVING ELONGATED NONLINEAR FLOATING GATE, AND MEMORY ARRAY FORMED USING THE SAME
    非直線的な細長いフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列方法及びそれにより形成されたメモリアレー - 特許庁
  • The main process is carried out by CPU and a processing memory is replaced by the memory of the CPU, so that a gate array device and a physical memory accompanying the gate array device can be eliminated.
    本処理をＣＰＵで行い、また、処理用メモリをＣＰＵのメモリで賄うことにより、ゲートアレイデバイスとそれに付随する物理メモリが不要となる。 - 特許庁
  • The array substrates have gate lines, data lines, and pixel electrodes formed.
    前記アレイ基板においてゲートラインとデータラインと画素電極が形成される。 - 特許庁
  • SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH PROTRUDING CONTROL GATE, AND MEMORY ARRAY MADE THEREBY
    部分的に突出するコントロールゲートを持つフローティングゲートメモリーセルの半導体メモリーアレーを形成する自己整列方法及びそれによって作られたメモリーアレー - 特許庁
  • It's an array of floating gate transistors, configured as a series of nand gates.
    これはフローティングゲートの トランジスタのアレイだ nandゲートの シリーズとして構成される - 映画・海外ドラマ英語字幕翻訳辞書
  • It's an array of floating gate transistors, configured as a series of nand gates.
    これはフローティングゲートの トランジスタのアレイだ NANDゲートの シリーズとして構成される - 映画・海外ドラマ英語字幕翻訳辞書
  • A memory cell array MS is composed of stack gate structured memory cells, having control gate electrodes 12(CG) and floating gate electrodes 16(FG).
    メモリセルアレイ部ＭＳは、コントロールゲート電極１２（ＣＧ）及びフローティングゲート電極１６（ＦＧ）を有するスタックゲート構造のメモリセルから構成される。 - 特許庁
  • As a logic element, a commercial field programmable gate array can be used.
    論理素子として、市販のフィールドプログラマブル・ゲート・アレイを用いることが可能である。 - 特許庁
  • METHOD FOR STRUCTURING LOGICAL CONFIGURATION USING ELECTRICALLY RECONFIGURABLE GATE ARRAY
    電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法 - 特許庁
  • METHOD FOR STRUCTURING LOGICAL CONFIGURATION BY USING ELECTRICALLY RECONFIGURABLE GATE ARRAY
    電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法 - 特許庁
  • ONLINE FAULT TOLERANCE OPERATION BY INCREMENTAL RESETTING OF FIELD PROGRAMMABLE GATE ARRAY
    フィールド・プログラマブル・ゲート・アレーのインクリメントな再設定によるオンラインフォールトトレランス作動 - 特許庁
  • Gate wirings 5 and source wirings 6 exist by being prolonged in each TFT array chip of the four TFT array chips formed on a sheet of a TFT array substrate 1.
    １枚のＴＦＴアレイ基板１に形成された４つのＴＦＴアレイチップそれぞれには、ゲート配線５およびソース配線６が延在している。 - 特許庁
  • The device is provided with a memory cell array 11, selection gate transistors SGD, SGS, a control gate driving circuit 12, a selection gate driving circuit 13, and a source line driving circuit 14.
    メモリセルアレイ１１、選択ゲートトランジスタＳＧＤ、ＳＧＳ、制御ゲート駆動回路１２、選択ゲート駆動回路１３、ソース線駆動回路１４を備える。 - 特許庁
  • To obtain a semiconductor memory device capable of reducing the area of a memory array block without narrowing the gate width of a floating gate.
    フローティングゲートのゲート幅を狭くすることなくメモリアレイブロックの面積を縮小できる半導体記憶装置を得る。 - 特許庁
  • For example, a cell array selecting signal line STO connected to each gate of cell array selection transistors 12a, 12b, and a cell array selection signal line ST1 connected to each gate of cell array selection transistors 13a, 13b are connected through OR circuits 15a, 15b to a cell array selection circuit 16.
    たとえば、セルアレイ選択トランジスタ１２ａ，１２ｂの各ゲートにつながるセルアレイ選択信号線ＳＴ０、および、セルアレイ選択トランジスタ１３ａ，１３ｂの各ゲートにつながるセルアレイ選択信号線ＳＴ１は、オア回路１５ａ，１５ｂを介して、セルアレイ選択回路１６に接続されている。 - 特許庁
  • To provide a lookup table circuit and a field-programmable gate array which operate fast.
    動作速度の速いルックアップテーブル回路およびフィールドプログラマブルゲートアレイを提供する。 - 特許庁
  • A color filter 130 is formed in the upper part of the top gate type thin film transistor array part.
    トップゲート型薄膜トランジスタアレイ部の上部にカラーフィルター１３０を形成する。 - 特許庁
  • The driving waveform data signals DATA1, DATA2 are serially transmitted from a gate array to a head driver 21.
    駆動波形データ信号DATA1,DATA2は、ゲートアレイからヘッドドライバ２１にシリアルに伝送される。 - 特許庁
  • To provide a basic cell for designing a gate array or a standard cell integrated circuit.
    ゲートアレイまたはスタンダードセル集積回路設計のための基本セルを提供する。 - 特許庁
  • SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL HAVING VERTICAL CONTROL GATE SIDEWALL AND INSULATION SPACER, AND MEMORY ARRAY FORMED BY THE METHOD
    垂直制御ゲート側壁及び絶縁スペーサを有する浮動ゲートメモリセルの半導体メモリ配列を形成する自己整合方法とこれにより製造されたメモリ配列 - 特許庁
  • The recording waveform data signals FIRE DATA are transmitted serially to a head driver from a gate array.
    ゲートアレイからヘッドドライバに対して記録波形データ信号FIRE_DATAをシリアル伝送する。 - 特許庁
  • To provide an electronic device that can simply and by rewriting a field programmable gate array from a remote location.
    フィールドプログラマブルゲートアレイの書き換え作業が、遠隔から簡単にできるようにする。 - 特許庁
  • MANUFACTURING METHOD FOR EQUIVALENT FILED PROGRAMMABLE GATE ARRAY AND INTEGRATED CIRCUIT FOR STRUCTURED SPECIFICATION PURPOSE
    等価なフィールドプログラマブルゲートアレイとストラクチャード特定用途向け集積回路の製造方法 - 特許庁
  • These voltages are supplied to bit lines BL of an array block and control gate lines CG.
    これらの電圧は、アレイブロックのビット線ＢＬ及びコントロールゲート線ＣＧに供給される。 - 特許庁
  • To provide a field programmable gate array (FPGA) having hierarchical interconnect structure.
    階層型相互接続構造を有するフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を提供する。 - 特許庁
  • METHOD FOR DESIGNING INPUT SCHEMITT BUFFER CIRCUIT IN GATE ARRAY AND INPUT SCHMITT BUFFER CIRCUIT
    ゲートアレイに於ける入力シュミットバッファ回路の設計方法、及び入力シュミットバッファ回路 - 特許庁
  • BIDIRECTIONAL READING/PROGRAMMING NONVOLATILE FLOATING GATE MEMORY CELL, ITS ARRAY AND FABRICATING METHOD
    双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 14 15 次へ＞

例文データの著作権について