「impurity diffusion」を含む例文一覧(887)
＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 17 18 次へ＞- In a plan view, the gate electrode 110 has a configuration formed in a comb-like structure having comb teeth covering the second conduction type impurity diffusion region of the drift region 172.
ゲート電極１１０は、平面視で、ドリフト領域１７２の第２導電型の不純物拡散領域上を覆う櫛歯を有する櫛形構造に形成された構成を有する。 - 特許庁 - To provide a nonvolatile semiconductor storage device where a gate electrode and impurity diffusion regions are formed in position matching without reducing a coupling ratio, and to provide a method of manufacturing the same.
カップリング比を減少させずにゲート電極と不純物拡散領域との位置が整合して形成される不揮発性半導体記憶装置、及びその製造方法を提供する。 - 特許庁 - Contact holes 27 and 29 extending to the impurity diffusion layer 18 of the selecting transistor and the polycrystalline silicon film 15 of a select gate shunt part are made in the BPSG films 23 and 39.
その後、ＢＰＳＧ膜２３、３９内に、選択トランジスタの不純物拡散層１９及びセレクトゲートシャント部の多結晶シリコン膜１５に達するコンタクトホール２７、２９を形成する。 - 特許庁 - A trench 63 is formed in a p-type silicon semiconductor substrate 65 after impurities are introduced, and impurity diffusion layers 62a and 62b are formed on protrusions 64a and 64b forming the trench 63.
ｐ型シリコン半導体基板６５への不純物導入後に溝６３を形成し、この溝６３を形成する凸部６４ａ，６４ｂに、不純物拡散層６２ａ，６２ｂを形成する。 - 特許庁 - At four corner parts of the n-type semiconductor layer region 130, a p type impurity diffusion region 170 is formed so that at least a part of it is in contact with the dielectric separation film 120.
ｎ−型半導体層領域１３０の四隅部には誘電体分離膜１２０に少なくともその一部が接するようにｐ型不純物拡散領域１７０が形成される。 - 特許庁 - To suppress fluctuation of impurity profiles of first, second and third channel diffusion layers, in a semiconductor device including first, second and third MIS transistors having operating voltages different from one another.
相異なる動作電圧の第１，第２，第３のＭＩＳトランジスタを有する半導体装置において、第１，第２，第３のチャネル拡散層の不純物プロファイルの変動を抑制する。 - 特許庁 - A floating gate 20 with a predetermined shape is formed on an SOI substrate 1, and capacitively coupled with the SOI substrate 1, using an impurity diffusion layer 17 to be a control gate and an oxidized film 18 as dielectric films.
所定形状の浮遊ゲート２０がＳＯＩ基板１に形成され、制御ゲートとなる不純物拡散層１７と酸化膜１８を誘電体膜として容量結合している。 - 特許庁 - To attain miniaturization of a nonvolatile semiconductor storage device, eliminating the need for forming a LOCOS isolation region in an impurity diffusion layer that is to serve as a bit line.
不揮発性の半導体記憶装置において、ビット線となる不純物拡散層の上にＬＯＣＯＳ分離領域を形成する必要をなくして、該装置の微細化を実現できるようにする。 - 特許庁 - The diffusion-preventive barrier layer is the next metal layer which is formed, on the spot, at the dielectrics layer comprising impurity, and further, a process including polishing is performed with a multi-layer dielectrics structure.
拡散防止バリヤ層はその次の金属層で不純物を含む誘電体層へその場で形成され、さらに、研磨を含む処理が多層誘電体構造に対してなされる。 - 特許庁 - To stably maintain high cleanliness within a cabinet in a substrate treatment apparatus for manufacturing a semiconductor device by conducting processes such as film forming and impurity diffusion or the like to the substrate.
基板に製膜処理、不純物の拡散等の処理をして、半導体装置を製造する基板処理装置に於いて、筐体内の高清浄度を安定して維持できる様にする。 - 特許庁 - Thereafter, an N-type impurity ion is implanted using the gate oxide film 3 and the gate electrode 4 as the mask, so that a plurality of N-type source-drain diffusion regions 6 are formed separately.
その後、ゲート酸化膜３及びゲート電極４をマスクとしてＮ型の不純物イオンを注入することで、Ｎ型のソース・ドレイン拡散領域６を複数離間形成する。 - 特許庁 - The first fuse wiring 109, the second fuse wiring 110, and the first impurity diffusion layer of the plurality of fuse elements are arranged at predetermined intervals almost in parallel, respectively.
複数のヒューズ素子部の第１のヒューズ配線１０９、第２のヒューズ配線１１０および第１の不純物拡散層１０４は、それぞれ、所定のピッチ間隔で、略平行に並置される。 - 特許庁 - The MOSFETs each comprise a gate electrode 34 and 54 formed on the semiconductor layer via a gate insulation film 32 and 52 and impurity diffusion regions 42 and 62.
ＭＯＳＦＥＴは、半導体層上にゲート絶縁膜３２及び５２を介して設けられているゲート電極３４及び５４と、不純物拡散領域４２及び６２とを備えている。 - 特許庁 - In the semiconductor substrate, a p-type impurity diffusion embedded layer 16 is extendedly provided from the layers 15 to the lower part of the region 6 and the layer 16 becomes one part of the breaking current paths.
半導体基板においてｐ^+不純物拡散埋込層１５からｐ^+ボディ領域６の下方までｐ不純物拡散埋込層１６が延設され、ブレーク電流経路の一部となる。 - 特許庁 - The film 31 suppresses the outward diffusion of impurities, and hence suppresses impurity ions breaking through the electrode 8 when ion implantation for promoting silicidization is subsequently performed.
酸化膜３１によって不純物の外方拡散を抑制し、その後にシリサイド化促進用のイオン注入を行なう際に不純物イオンがゲート電極８を突き抜けるのを抑制する。 - 特許庁 - An annular field plate 19 and a floating limiter ring 20 are formed along the edge of a semiconductor substrate while surrounding an impurity diffusion region composing the element and an electrode.
素子を構成する不純物拡散領域及び電極を囲むように、環状のフィールドプレート１９及びフローティングリミッティングリング２０が半導体基板の縁に沿って形成される。 - 特許庁 - Then, an impurity is introduced through the opening to form a plurality of bit line diffusion layers 108 extending in the column direction on a surface layer part of the semiconductor substrate 100.
次に、開口部を介して不純物を導入することにより、半導体基板１００の表層部に、列方向に延伸する複数のビット線拡散層１０８を形成する。 - 特許庁 - If the concentration of the impurity diffusion layer 8 is high, the life time of optical carriers is lowered and it is recombined, before they reach the depletion layer, and disappear, thus lowering the quantum efficiency of the light-receiving element.
不純物拡散層８が高濃度の場合、光キャリアのライフタイムが低下し、空乏層に到達するまでに再結合して消滅し、受光素子の量子効率が低下する。 - 特許庁 - In the case of implanting the holes to the lamination film 15, voltage pulses for implanting the holes to the lamination film 15 are applied to the memory gate 17 and the impurity diffusion layer 20 for a plurality of number of times.
積層膜１５にホールを注入する際には、積層膜１５へのホール注入のための電圧パルスをメモリゲート１７および不純物拡散層２０に複数回印加する。 - 特許庁 - In this case, zone 32 which is not doped with impurities is provided in a side of the clad layer 25 provided with the active layer 24 and is used as a buffer region of impurity diffusion at the thermal treatment.
その場合、ｐ型クラッド層２５の活性層２４側に不純物がドープされない領域３２を形成し、上記熱処理の際に不純物拡散の緩衝領域とする。 - 特許庁 - To provide a method of manufacturing a solid-state image sensing device capable of reducing the entry of an impurity metal from a metal film to a silicon substrate by diffusion of metal, and of suppressing white spot noise.
金属膜からシリコン基板への金属拡散による不純物金属の浸入を低減し、白点ノイズを抑制することができる固体撮像素子の製造方法を提供する。 - 特許庁 - The patterns 16a to 16c and the pads 17a to 17c are those which are reduced in resistance an active layer formed on the substrate 10A via an insulating layer through impurity diffusion.
配線パターン１６ａ〜１６ｃ及び電極パッド１７ａ〜１７ｃは、シリコン基板１０Ａ上に絶縁層を介して形成された活性層を不純物拡散により低抵抗化したものである。 - 特許庁 - To provide a semiconductor device and manufacturing method thereof in which a silicide layer is suppressed from being spread to a first impurity diffusion layer and a plurality of kinds of transistors can be freely designed.
シリサイド層が第１不純物拡散層まで拡がるのを抑制し、複数種類のトランジスタを自由に設計することが可能な半導体装置及びその製造方法を提供する。 - 特許庁 - To prevent the reduction of concentration on the surface of a silicon substrate or the surface of a polysilicon electrode due to the external diffusion of impurity, even when simultaneously executing plasma doping and activating annealing.
プラズマドーピングと活性化アニールを同時に実施する場合にも、不純物の外方拡散によるシリコン基板表面、またはポリシリコン電極表面の濃度低下を防止する。 - 特許庁 - Impurity ions are implanted into the Si substrate 1 through the thin part of the SiO2 film 7 in a region adjacent to the trench 5 to from a diffusion layer 8.
ＳｉＯ_2 膜７の薄い部分を介してＳｉ基板１に不純物をイオン注入して、Ｓｉ基板１におけるトレンチ５の近傍の領域に不純物を導入し拡散層８を形成する。 - 特許庁 - A gate electrode 12 is formed on a semiconductor substrate 10 through the intermediary of a gate insulating film 11, and a P-type impurity diffusion layer 13 is formed under the gate electrode 12.
半導体基板１０上にゲート絶縁膜１１を介してゲート電極１２が形成されており、該ゲート電極１２の下側にはｐ型の不純物拡散層１３が形成されている。 - 特許庁 - To provide a semiconductor device capable of obtaining a high junction breakdown voltage between a first conductive semiconductor layer and a second conductive impurity diffusion area that a tunnel window faces.
第１導電型の半導体層とトンネルウィンドウが対向する第２導電型の不純物拡散領域との高い接合耐圧を得ることができる、半導体装置を提供する。 - 特許庁 - Thus, the shallow source/ drain diffusion layer is sucked to the impurity integrated layer and a shallower junction which has high concentration and is distributed into squares is realized.
微細ＭＯＳトランジスタに於いて、高濃度で浅いソース・ドレイン拡散層領域内部にピークを有する如く低濃度のＩｎ又はＧａからなる不純物集積層を形成する。 - 特許庁 - To enhance the overflow drain function and the gettering capacity required for the substrate performance by suppressing impurity diffusion due to high-temperature heat treatment, without complicating the manufacturing process.
高温熱処理による不純物拡散を抑制することにより、基板性能に要求されるオーバーフロードレイン機能とゲッタリング能力を向上できて、製造工程も複雑化しない。 - 特許庁 - In the manufacturing method, after the formation of the second transfer electrode, the impurity diffusion region for charge storage is formed by self alignment by ion implantation using the second transfer electrode as a mask.
本発明の製造方法では、第２転送電極を形成後、第２転送電極をマスクとしたイオン注入により、電荷蓄積用不純物拡散領域をセルフアラインで形成する。 - 特許庁 - An impurity region 17 is formed in the semiconductor substrate 11 under the element isolation region 12, and a diffusion layer 18 is formed in a surface region in the semiconductor substrate 11.
素子分離領域１２下の半導体基板１１内には不純物領域１７が形成され、半導体基板１１の表面領域には拡散層１８が形成されている。 - 特許庁 - An impurity region is formed on the substrate by implanting impurities into the conductive layer pattern and the substrate at both sides of the conductive layer pattern, through the diffusion barrier.
その後、前記拡散防止膜を通じて前記導電膜パターン両側の基板及び前記導電膜パターンに前記不純物を注入して、前記基板に不純物領域を形成する。 - 特許庁 - This semiconductor comprises a semiconductor substrate 11, a heterogeneous conductor material used for electrodes 14a and 14b connected to each of 11 and an impurity diffusion layer 13 formed on the surface of the semiconductor substrate 11.
半導体基板１１と、半導体基板１１の表面に形成された不純物拡散層１３の各々に接続された電極１４ａと１４ｂに異種導体材料を用いる。 - 特許庁 - In the transistor TrA, the surface of a high-concentration impurity diffusion layer 106 and the bottom of the side wall 105 are positioned to be overlapped with each other when viewed from the main surface direction of the substrate.
トランジスタＴｒＡにおいて、高濃度不純物拡散層１０６の表面とサイドウォール１０５の底部とは、基板の主面方向から見たときに重なる位置にある。 - 特許庁 - The gate G_MT of the memory transistor MT is formed with a MONOS structure on the second body region 106 so as to straddle the second body region 106 and the first impurity diffusion layer 104.
第２ボディ領域１０６と第１不純物拡散層１０４に跨るように第２ボディ領域１０６上にメモリトランジスタMTのゲート部G_MTをＭＯＮＯＳ構造で形成する。 - 特許庁 - The semiconductor substrate is subjected to heat treatment after implanting impurities to a plurality of depths L1-L5, thereby forming the deep impurity diffusion region 8 by heat treatment in a short period of time.
複数の深さＬ１〜Ｌ５に不純物を注入しておいてから熱処理をするので、深い不純物拡散領域８を短時間の熱処理で形成することができる。 - 特許庁 - In a semiconductor device, an n+-type drain diffusion areas 4 which is formed as an impurity diffusion layer is formed in the n-type silicon layer (silicon active layer) of an SOI substrate constituted by forming the silicon layer 3 on a single-crystal silicon substrate 1 through a silicon oxide insulating layer 2.
単結晶シリコン基板１上にシリコン酸化膜からなる絶縁層２を介してｎ形シリコン層（シリコン活性層）３を有するＳＯＩ基板のｎ形シリコン層３に不純物拡散層たるｎ^+形ドレイン拡散領域４が形成されている。 - 特許庁 - This solar cell has a P-N junction on the light receiving face side of a semiconductor substrate 10 and a passivation film 18 on the rear surface thereof wherein a P type impurity diffusion layer 11 and a P electrode 12 connected therewith, and an N type impurity diffusion layer 13 and an N electrode 14 connected therewith are provided on the surface of the light receiving face.
半導体基板１０の受光面側にＰＮ接合を有し、裏面上にパッシベーション膜１８を有する太陽電池であって、受光面の表面にＰ型不純物拡散層１１とＰ型不純物拡散層１１に接続されたＰ電極１２、Ｎ型不純物拡散層１３とＮ型不純物拡散層１３に接続されたＮ電極１４とを有している太陽電池。 - 特許庁 - The capacitor lower electrode 109 and an impurity diffusion layer 105 of the first FET are connected to a first contact plug 107, formed on the first protective insulating film 106, and the capacitor upper electrode 111 and an impurity diffusion layer 105 of the second FET are connected by a second contact plug 108, formed on the first protective insulating film 106.
容量下部電極１０９と第１の電界効果型トランジスタの不純物拡散層１０５とは第１の保護絶縁膜１０６に形成された第１のコンタクトプラグ１０７により接続され、容量上部電極１１１と第２の電界効果型トランジスタの不純物拡散層１０５とは第１の保護絶縁膜１０６に形成された第２のコンタクトプラグ１０８により接続されている。 - 特許庁 - The semiconductor device includes: a semiconductor substrate SUB containing silicon and having a main surface; impurity diffusion layers IDL1, IDL2 formed on the main surface of the semiconductor substrate SUB; metal silicide MS formed on the impurity diffusion layer IDL2; and a silicon nitride film SNF and a first inter-layer insulating film IIF1, which are successively laminated on the metal silicide MS.
この半導体装置は、シリコンを含み主表面を有する半導体基板ＳＵＢと、半導体基板ＳＵＢの主表面に形成された不純物拡散層ＩＤＬ１，ＩＤＬ２と、不純物拡散層ＩＤＬ２上に形成された金属シリサイドＭＳと、金属シリサイドＭＳ上に順に積層されたシリコン窒化膜ＳＮＦ、第一の層間絶縁膜ＩＩＦ１とを備える。 - 特許庁 - The semiconductor device 100 has a plurality of fuse elements which include first fuse wiring 109 having a fuse cut-off intended portion 111, second fuse wiring 110 connected to an inside circuit, a first impurity diffusion layer 104 electrically connecting the first fuse wiring 109 and the second fuse wiring 110, and a second impurity diffusion layer 105, respectively.
半導体装置１００は、ヒューズ切断予定部１１１を有する第１のヒューズ配線１０９と、内部回路に接続された第２のヒューズ配線１１０と、第１のヒューズ配線１０９と第２のヒューズ配線１１０とを電気的に接続する第１の不純物拡散層１０４と、第２の不純物拡散層１０５とをそれぞれ含む複数のヒューズ素子部とを有する。 - 特許庁 - In the semiconductor device including complementary field effect transistors, a p-type impurity diffusion region 5a to become an emitter electrode of a parasitically formed bipolar transistor and an n-type impurity diffusion region 3 electrically connected to a power supply line 14 are connected by connection wiring 40 formed of a high-melting point metal silicide having n-type impurities.
相補型電界効果型トランジスタを含む半導体装置において、寄生的に形成されるバイポーラトランジスタのエミッタ電極となるｐ型不純物拡散領域５ａと、電源供給線１４と電気的に接続されているｎ型不純物拡散領域３とを、ｎ型不純物を有する高融点金属シリサイドからなる接続配線４０により接続する。 - 特許庁 - The film formation composition which is formed on a silicon wafer to constitute a diffusion film for diffusing impurity elements into the silicon wafer contains (A) a high molecular silicon compound, (B) an oxide of the impurity elements or a salt containing the element, and (C) a porogen.
シリコンウエハ上に形成され、当該シリコンウエハへの不純物元素の拡散を行うための拡散膜を構成する膜形成組成物であって、（Ａ）高分子ケイ素化合物と、（Ｂ）前記不純物元素の酸化物又は当該元素を含む塩と、（Ｃ）ポロージェンと、を含有する膜形成組成物。 - 特許庁 - After a sidewall 604 is formed on both side surfaces of the gate electrode 602, an N-type impurity is applied thereto through ion implantation by using the gate electrode 602 and sidewall 604 as a mask, and the entire substrate is heated so as to form an N-type first impurity diffusion layer 605.
ゲート電極６０２の両側面にサイドウォール６０４を形成した後、ゲート電極６０２及びサイドウォール６０４をマスクとしてＮ型の不純物をイオン注入し、その後、熱処理を行なうことによりＮ型の第１の不純物拡散層６０５を形成する。 - 特許庁 - Then, after alloying the barrier metal 13 and the impurity layers 14, 17, the embedded wiring layer consisting of a Cu seed layer 15 and a Cu plating layer 16 is formed in the groove 12, and then the thermal diffusion of the impurity element in the alloyed barrier metal layer 13 into the embedded wiring layer is carried out.
その後、バリアメタル層１３と不純物層１４、１７とを合金化した後、溝１２内にＣｕシード層１５及びＣｕメッキ層１６からなる埋め込み配線層を形成し、然る後、合金化されたバリアメタル層１３内の不純物元素を埋め込み配線層内に熱拡散させる。 - 特許庁 - In the impurity diffusion layer 110, impurities which show acceptor properties to the AlGaN layer 104 are diffused, and an impurity level obtained through coupling nitrogen holes of the AlGaN layer 104 with the impurities is formed nearby a conduction band end of the AlGaN layer 104.
不純物拡散層１１０は、ＡｌＧａＮ層１０４に対しアクセプタ性を示す不純物が拡散し、且つ、ＡｌＧａＮ層１０４における窒素空孔と不純物とが結合してなる不純物準位が、ＡｌＧａＮ層１０４の伝導帯端の近傍に形成される。 - 特許庁 - An N type region is formed which is contacted with part of a gate oxide film and a field oxide film formed between source and drain electrodes, and which has an impurity concentration higher than an N type impurity concentration of an SOI substrate until the N type region is brought into contact with an N type diffusion layer contacted with the drain electrode.
ゲート酸化膜の一部及びソース電極とドレイン電極間に構成されたフィールド酸化膜に接触し、ドレイン電極に接するＮ型拡散層に接触するまで、ＳＯＩ基板のＮ型の不純物濃度よりも高い不純物濃度を有するＮ型の領域を形成する。 - 特許庁 - To enhance yield and performance of a semiconductor device and facilitate miniaturization of the device by distributing an impurity introduced onto a surface of a semiconductor substrate over a shallow region of the surface with high precision and at a high concentration, thereby preventing diffusion of the impurity into a deep region of the semiconductor substrate.
半導体基板の表面に導入された不純物を、前記表面の浅い領域に高精度かつ高濃度で分布させ、不純物が半導体基板の深い領域に拡散することを防ぐことで、半導体装置の歩留まりおよび性能を向上させ、装置の微細化を容易にする。 - 特許庁 - Further, the semiconductor device includes a channel stopper region (N-type channel stopper region 9) which is a first conductivity type, and has a higher impurity concentration than the impurity region and comes into contact with a bottom surface of the element isolation region 6 and a low-concentration diffusion region adjoining the element isolation region 6.
更に、第１導電型であり、不純物領域よりも不純物濃度が高く、素子分離領域６の底面と、素子分離領域６に隣接する低濃度拡散領域の各々とに接しているチャネルストッパー領域（Ｎ型チャネルストッパー領域９）を有する。 - 特許庁 - To provide new impurity in which an impurity diffusion region is formed on a semiconductor substrate, while the effect of disturbing crystal structure is reduced without having to locally supply energy more than is needed and is used as a function region by injecting it to the semiconductor substrate.
局所的に必要以上にエネルギーが供給されることなく結晶構造を乱す効果を低減させながら半導体基板に不純物拡散領域を形成すると共に、半導体基板に注入して機能領域として用いられる新規な不純物を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
