「impurity diffusion」を含む例文一覧(887)
＜前へ 1 2 .... 8 9 10 11 12 13 14 15 16 17 18 次へ＞- In an amplifier 1 constituting an amplifier circuit 16, a feedback resistor Rf has a polysilicon resistor 6 formed via a silicon oxide film 5 on an n-type epitaxial layer 3 and a p-type impurity diffusion region 7 formed on a position corresponding to a portion under the polysilicon resistor 6.
増幅回路１６を構成する増幅器１において、帰還抵抗Ｒｆは、ｎ型のエピタキシャル層３上にシリコン酸化膜５を介して形成されたポリシリコン抵抗６と、ポリシリコン抵抗６の下部に対応する位置に形成されたｐ型の不純物拡散領域７とを有する。 - 特許庁 - The semiconductor element 10 comprises an n-type diffusion layer 16 formed in the n^--type semiconductor region 13 at the interface between the insulation layer 12 and the semiconductor region 13 with an n-type impurity concentration gradient increasing from the anode electrode 17 toward the cathode electrode 18.
半導体素子１０は、絶縁膜１２とＮ^−型半導体領域１３との界面のＮ^−型半導体領域１３内に、アノード電極１７側からカソード電極１８側にかけてＮ型不純物濃度が高くなるように濃度勾配を設けたＮ型拡散層１６を更に備える。 - 特許庁 - As another method, first a polycrystalline silicon film is formed and thereafter at least one kind of tin (Sn), germanium (Ge) and lead (Pb) is added to the obtained polycrystalline silicon film by ion implantation method, ion doping method or diffusion method, and the impurity added polycrystalline silicon film 2 is formed.
他の方法として、まず多結晶シリコンを成膜し、その後、得られた多結晶シリコン膜に錫（Ｓｎ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）の少なくとも一種をイオン注入法、イオンドープ法あるいは拡散法により添加して不純物添加多結晶シリコン膜２を形成する。 - 特許庁 - To provide a semiconductor device which is stable and reduces the fluctuation or dispersion of characteristics, by suppressing the diffusion of an impurity inside a silicone substrate after compensation ion injection, and preventing the fluctuation of transistor characteristics or element separation characteristics.
補償イオン注入後の不純物のシリコン基板内での拡散を押さえ、トランジスタ特性や素子分離特性の変動を防止することができ、安定で特性の変動やばらつきの少ない半導体装置を実現することができる半導体装置のコンタクト形成方法の提供を課題とする。 - 特許庁 - To provide a semiconductor process simulation device which adopts an impurity diffusion model under the consideration of a dislocation loop for reducing a time and labor required for extracting the physical quantity of the dislocation loop from a transmission electron microscope picture.
転位の輪を考慮に入れた不純物拡散モデルを取り入れた半導体プロセスシミュレーション装置において、転位の輪の物理量を透過電子顕微鏡写真から抽出する時間と労力を低減した半導体プロセスシミュレーション装置を提供することを目的とする。 - 特許庁 - A first semiconductor layer 11, a channel semiconductor layer 12, and a second conductive layer 13, which serves as the other source/drain region and further/serves as a storage node 26, too, are provided on a first impurity diffusion layer 24, which serves as one of the source/drain regions and further becomes a bit line, too.
ソース／ドレイン領域の一方になり、かつビット線にもなる第１の不純物拡散層２４の上に、第１の半導体層１１、チャネル半導体層１２、ソース／ドレイン領域の他方になり、かつストレージノード２６にもなる第２の導電層１３が設けられている。 - 特許庁 - To provide a method of producing a transparent electroconductive film, by which crystallization of an a-Si layer being a ground layer is prevented, and the diffusion of an impurity doped is suppressed, and to provide the transparent electroconductive film exhibiting a low resistivity at a substrate temperature of about 150°C and high transmissivity when its thickness is ≤100 nm.
下地層としてのａ−Ｓｉ層を結晶化させることなく、かつドーピングした不純物の拡散を生じない透明導電膜の製造方法、および約１５０℃の基板温度で低抵抗であり、かつ膜厚１００ｎｍ以下で高透過率を示す透明導電膜を提供する。 - 特許庁 - In a semiconductor device having a PN junction part, a low concentration substrate junction of a p^+ layer and an n^- layer steep in impurity concentration gradient is formed, and a diffusion layer of a p^- layer in a low concentration is formed by making a surface concentration low and diffusing deeply so that it does not make a junction with the n^- layer of the substrate.
PN接合部を有する半導体装置において、不純物濃度勾配の急峻なｐ^+層とｎ^-層の低濃度基板接合を形成し、低濃度のｐ^-層の拡散層を基板のn-層と接合ができないように表面濃度を薄く、深く拡散させて形成した。 - 特許庁 - Even when a surge voltage is applied, since a pn junction is formed by the n-type semiconductor layer region 130 and the p type impurity diffusion region 170, the concentration of the surge voltage on a defect is prevented and the destruction of the dielectric separation membrane 120 is prevented.
サージ電圧が印加されたとしても、ｎ−型半導体層領域１３０とｐ型不純物拡散領域１７０とによりｐｎ接合が形成されているため、サージ電圧が欠陥に集中することを防ぎ、誘電体分離膜１２０の破壊を防止することができる。 - 特許庁 - The semiconductor device manufacturing method includes (A) a step to form a gate electrode 13 on a substrate 11, (B) a step to detect the three dimensional shape of the gate electrode 13, and (C) a step to form a diffusion area 32 in a substrate 11 by implanting a impurity ion 31.
半導体装置の製造方法は、（Ａ）基板１１上にゲート電極１３を形成するステップと、（Ｂ）ゲート電極１３の三次元形状を検出するステップと、（Ｃ）不純物イオン３１を注入することによって、基板１１中に拡散領域３２を形成するステップとを備える。 - 特許庁 - Further, if an insulated thin film is arranged between a semiconductor substrate and the nonlinear optical silica thin film, diffusion of an undesired impurity or the like for the semiconductor device or other device and occurrence of crystal defect of the substrate being due to the silica thin film can be prevented.
なお、半導体基板と上記非線形光学シリカ薄膜との間に絶縁性薄膜を介在配置すれば、半導体基板や他の素子に不要な不純物などが拡散したり、基板に上記シリカ薄膜に起因した結晶欠陥が発生することを防止できる。 - 特許庁 - Each impurity diffusion region 13 or 16 is formed in a projecting shape as a whole with an extension 13a or 16a which is formed in such a way that the front end section of the section 13a or 16a is extended to a spot below the wiring region 17 or 18 so that the region 13 or 16 may be utilized as wiring.
Ｐ型及びＮ型不純物拡散領域１３，１６は、延出部１３ａ，１６ａを有して全体が凸状に形成されており、また延出部１３ａ，１６ａはその先端部がそれぞれ電源配線領域１７，１８の下部まで延出されて、配線として利用可能になっている。 - 特許庁 - Then, an impurity diffusion step is performed to dispose a heating device 920 such as a laser annealing device, a heat gas annealing device, or a lamp annealing device on the one surface 10s side and heat the semiconductor layer 1a with the temperature on the one surface 10s side being higher than that on the other surface 10t side.
その後、不純物拡散工程において、一方面１０ｓ側にレーザーアニール装置、ヒートガスアニール装置、ランプアニール装置等の加熱装置９２０を配置し、一方面１０ｓ側を他方面１０ｔ側より温度を高くした状態で半導体層１ａを加熱する。 - 特許庁 - In the lateral direction of the element region 2, the impurity concentration of a specific region 2a occupying the area from a first boundary location 15 to a second boundary location 16 is lower than that of a main region 2b occupying the area from the body diffusion region 3 to the first boundary location 15.
素子領域２のうち、横方向に関して、ボディ拡散領域３から第１境界位置１５までを占める主領域２ｂの不純物濃度に比して、第１境界位置１５から第２境界位置１６までを占める特定領域２ａの不純物濃度が低い。 - 特許庁 - In an RESURF MOSFET, an n-type upper diffusion area 115 that has higher n-type impurity concentration than that in other parts of a drift area 102 is provided between a drain area 109 and a drift embedded area 114 on the surface of an n-type drift area 102.
ＲＥＳＵＲＦＭＯＳＦＥＴにおいて、Ｎ型ドリフト領域１０２の表面部におけるドレイン領域１０９とドリフト埋め込み領域１１４との間に、ドリフト領域１０２の他の部分と比べてより高いＮ型不純物濃度を有するＮ型上部拡散領域１１５が設けられている。 - 特許庁 - To provide a method for manufacturing a thin semiconductor device on which a back electrode is disposed via an impurity diffusion region for contact for preventing the strength failure of a wafer-shaped substrate, and obtaining the contact of the back electrode at a lower temperature.
薄型で、かつ、コンタクト用不純物拡散領域を介して裏面電極を配した半導体装置において、ウエハ状の基板における強度的な不具合を回避できるとともに、より低温で裏面電極のコンタクトをとることができる半導体装置の製造方法を提供する。 - 特許庁 - The impurity atoms introduced for forming the light-absorbing region can be those of any elements, except Cu and Cr, and the region must be formed separately from a region immediately underlying the ridge, by taking the movement of the introduced atoms caused by heat diffusion into consideration.
光吸収領域形成のために導入される不純物原子は、ＣｕやＣｒを除けばどのような原子でもよく、また導入した原子の熱拡散による移動を考慮して光吸収領域はリッジの直下領域から離れて形成されている必要がある。 - 特許庁 - To provide a semiconductor device manufacturing method, by which a silicide film having low resistance and a stable electrical characteristic can be formed in self-alighing way, without deteriorating the characteristic of a semiconductor device even on a fine gate electrode containing an impurity at a high concentration and a diffusion layer.
低抵抗かつ安定した電気特性を有するシリサイド膜を、微細で不純物濃度が高いゲート電極及び拡散層上においても、デバイス特性に劣化を生じることなく、自己整合的に形成することができる半導体装置の製造方法を提供する。 - 特許庁 - A semiconductor memory is equipped with: a semiconductor substrate 20; a gate electrode 34; first and second impurity diffusion regions 24a, 24b; first and second resistance change portions 22a, 22b; first and second main electrodes 36a, 36b; and first and second charge storage sections 40a, 40b.
半導体基板２０と、ゲート電極３４と、第１及び第２不純物拡散領域２４ａ及び２４ｂと、第１及び第２抵抗変化部２２ａ及び２２ｂと、第１及び第２主電極３６ａ及び３６ｂと、第１及び第２電荷蓄積部４０ａ及び４０ｂとを備えている。 - 特許庁 - The nitride film is formed from the side wall of the gate electrode on the upper part of the first oxide film to the rear side of the side contacting the side wall of the gate electrode of the first oxide film and all over a low concentration impurity diffusion region 35.
上記窒化膜は、上記第１の酸化膜の上部における上記ゲート電極の側壁から、上記第１の酸化膜における上記ゲート電極の側壁に接する側面の裏面側、及び上記低濃度の不純物拡散領域３５上にわたって形成される。 - 特許庁 - Thereby, it becomes possible to omit a process to form an interconnection to connect the gate electrode 124 of the first stage transistor 124 of the output circuit 140 and the impurity diffusion region 117 of the FD portion 114 through a contact hole, making it possible to avoid the deterioration of pixel characteristics caused by wiring process.
これにより、出力回路１４０の初段トランジスタ１２４のゲート電極１２４と、ＦＤ部１１４の不純物拡散領域１１７とをコンタクトホールを介して接続する配線を形成する工程をなくすことができ、配線工程に起因する画素特性劣化を回避することができる。 - 特許庁 - In this semiconductor device formed in a semiconductor layer on an insulation film, the semiconductor layer is isolated by an inter-element isolation trench, and a side wall of the interelement isolation trench is provided with an anti-inversion layer comprising an impurity diffusion layer.
本発明の半導体装置は、絶縁膜上の半導体層に形成された半導体装置において、前記半導体層が素子間分離溝によって分離され、前記素子間分離溝の側壁に不純物拡散層からなる反転防止層を有することを特徴とする - 特許庁 - In such the thermal diffusion furnace 10, excessive impurities in a carrier gas are deposited on the inside surface of the core-tube wall protection tube 15 in the vicinity of the furnace port 112, and they are crystallized on the surface of the core-tube wall protection tube 15, so that almost no impurity adheres to the main body of the core tube 11.
このような熱拡散炉１０では、キャリアガス中の過剰不純物は炉口１１２近傍において炉心管壁保護管１５の内側表面に堆積して炉心管壁保護管１５の表面で結晶化し、炉心管１１の本体にはほとんど不純物が付着しない。 - 特許庁 - A low-temperature long-time heat treatment which is the first heat treatment for activating the impurity implanted into gate electrodes 20, 21 is performed so that boron diffusion occurs along crystal grain boundaries though boron is scarcely diffused into polysilicon crystal grains.
ゲート電極２０，２１に注入された不純物の活性化のための第１の熱処理として、ポリシリコンの各結晶粒内へのボロンの拡散はほとんど生じることがなく、かつ、結晶粒界におけるボロンの拡散が生じるような低温長時間の熱処理を行なう。 - 特許庁 - To provide a semiconductor manufacturing apparatus equipped with a lamp annealing unit, which realizes the temperature rises or drops quickly so as to thermally diffuse impurities into an impurity diffusion region accurately and quickly in a semiconductor device, and to provide a method of manufacturing the semiconductor device using the semiconductor manufacturing device.
半導体装置における不純物拡散領の熱拡散などを迅速的確に行うために、ランプアニール装置の高速昇降温を実現する半導体製造装置及びこの半導体製造装置を用いた半導体装置の製造方法を提供する。 - 特許庁 - A 1 to 3 nm thickness tunnel insulating film 14 consisting of acid nitride silicon and a degenerated n-type electrode 15 as a second conductivity-type heavily-doped semiconductor layer, whose impurity concentration is 1×1019 cm-3 or higher are formed along recesses and projections on the p-type diffusion layer 13.
ｐ型拡散層１３の上の凹凸形状に沿って、酸窒化シリコンよりなり厚さが１ｎｍ〜３ｎｍのトンネル絶縁膜１４と、不純物濃度が１×１０^19ｃｍ^-3以上であって第２導電型の高濃度半導体層としての縮退したｎ型電極１５が形成されている。 - 特許庁 - The mutual connection recessed part connecting upper and lower electrodes is filled with mutual connection conductors 3, consisting of metal whose resistance is lower than polycrystalline silicon including impurity; the diffusion-preventing films 4, consisting of electroless plating films are arranged between the inner walls of the mutual connection recessed part and the mutual connection conductors 3.
上下の電極を接続する相互接続用凹部を不純物含有多結晶シリコンより低抵抗の金属からなる相互接続導体３で埋め込むとともに、相互接続用凹部の内側壁と相互接続導体３との間に無電解メッキ膜からなる拡散防止膜４を設ける。 - 特許庁 - In the semiconductor device, p-type regions on which a metal electrode is placed via an insulating film and which has high impurity concentration in a gate pad electrode region, are formed into a structure in which the regions are mutually connected on a surface by ion implantation and thermal diffusion from a plurality of isolated surface regions.
ゲートパッド電極領域内であって、金属電極が絶縁膜を介して載置される高不純物濃度のｐ型領域が、複数の分離表面領域からのイオン注入と熱拡散とにより表面で相互に連結した構造にされている半導体装置とする。 - 特許庁 - An impurity diffusion region 34 located below an upper electrode 20 is deeper at its peripheral part than at its center, so that the peripheral part in which a current is concentrated is prevented from increasing in current density and furthermore from deteriorating in quality due to an increase in current density.
上部電極２０の下側に位置する不純物拡散領域３４の外周部が中央部に比べて深く形成されていることから、電流が集中するその外周部における電流密度の上昇が抑制され、延いてはそれに起因する劣化が抑制される。 - 特許庁 - To control a size of a gate electrode layer in processing and to control a regions of impurity diffusion layers (= a source region, a drain region) in a heat treatment step in particular when having a LDD structure as a gate length shortens with a MOS transistor made fine.
ＭＯＳ型トランジスタの微細化に伴い、ゲート長が短くなり、特にＬＤＤ構造を有する場合には、加工時におけるゲート電極層の寸法制御性、また、熱処理工程時の不純物拡散層（＝ソース領域、ドレイン領域）の領域を制御することが重要となる。 - 特許庁 - A spacer film 112 is formed on the side wall of the gate electrode, and impurities of a second conductivity-type are implanted into the surface layer parts of the first and second regions, with the use of the gate electrodes and spacer film as masks for second activation treatment and to form a second impurity diffusion region 110.
ゲート電極の側壁上にスペーサ膜１１２を形成し、次いでゲート電極とスペーサ膜とをマスクとして第１領域と第２領域の表層部とに第２導電型の不純物を注入し第２の活性化処理を行い第２の不純物拡散領域１１０を形成する。 - 特許庁 - In this manufacturing method, a liquid impurity material source 2 composed of mixed material of aluminum, boron and organic solvent is spread on the surface of an N-type semiconductor substrate 1 and heated at a temperature lower than the diffusion temperature of aluminum, the organic solvent is vaporized, and a layer containing aluminum and boron is formed.
アルミニウムとホウ素と有機溶剤との混合物から成る液状不純物源２をＮ形半導体基板１の表面に塗布し、これをアルミニウムの拡散温度よりも低い温度で加熱して有機溶剤を蒸発させてアルミニウムとホウ素を含む層を形成する。 - 特許庁 - When the flexible areas 2 are heated by heating means 6 consisting of impurity diffusion resistances or the like provided on the surfaces of the flexible areas 2, the flexible areas 2 flex because of a difference in thermal expansion from thin films 4 of aluminum or nickel provided on the flexible areas 2, and the movable element 5 is displaced.
可撓領域２上の表面に設けられた不純物拡散抵抗等よりなる加熱手段６により可撓領域２が加熱されると、この可撓領域２上に設けられたアルミニウム薄膜またはニッケル薄膜などからなる薄膜４との熱膨張差で可撓領域２が撓み可動エレメント５が変位する。 - 特許庁 - The surface side of a base region 4, constituted of the well region 8 and a section interposed between the well region 8 and the collector region 6 in the element forming region 3a, is formed with a reconnection region 7 constituted of an n-type impurity diffusion region functioning as the reconnection center of the minority carriers in the base region 4.
ウェル領域８と、素子形成領域３ａのうちウェル領域８とコレクタ領域６との間に介在する部分で構成されるベース領域４の表面側に、ベース領域４中の少数キャリアの再結合中心として働くｎ形の不純物拡散領域からなる再結合領域７を形成してある。 - 特許庁 - The nickel monosilicide layer 15 containing iridium is formed by forming an impurity diffusion layer 12 on the surface of a silicon substrate 11, depositing an Ni-Ir alloy layer 13 after removing a natural oxide film on the surface, and applying a rapid thermal annealing (RTA) in a nitrogen gas atmosphere at temperature of 300°C to 500°C for example.
シリコン基板１１の表面部に不純物拡散層１２を形成し、その表面の自然酸化膜を除去した後、Ｎｉ−Ｉｒ合金層１３を堆積させて、例えば３００℃〜５００℃の温度で窒素ガス雰囲気中の急速熱アニール（ＲＴＡ）を施し、イリジウム含有のニッケルモノシリサイド層１５を形成する。 - 特許庁 - In the semiconductor device having an MOS type transistor structure and using the capacity between a gate electrode 23 and an impurity diffusion layer 24 as a varicap, a short channel effect can be utilized by constituting a gate width (GW) formed in a channel region beneath the gate electrode 23 in a multistage.
本発明の半導体装置は、ＭＯＳ型トランジスタ構造で、ゲート電極２３と不純物拡散層２４間の容量をバリキャップとして用いるものにおいて、前記ゲート電極２３下のチャネル領域に形成されたゲート幅（ＧＷ）を多段階に構成することで、狭チャネル効果を利用することを特徴とするものである。 - 特許庁 - To provide a semiconductor device for allowing the size of the semiconductor device to be smaller than the conventional size concerning the semiconductor device having an impurity diffusion region which is formed by obliquely implanting ions from the lower part of a gate electrode to a region on a substrate without the formation of the gate electrode.
ゲート電極の下部からゲート電極の形成されていない基板上の領域に斜め方向のイオン注入を行って形成される不純物拡散領域を有する半導体装置において、半導体装置のサイズを従来に比して縮小化することができる半導体装置を提供する。 - 特許庁 - Above the first non-movable electrode 7a, the second non-movable electrode 9a made from impurity diffusion polysilicon is provided through the first non-movable electrode 7a and an auxiliary insulated separation film 8 so that a facing area against the movable electrodes 6d changes according to the displacement of the beam structure 4.
この第１の固定電極７ａの上方には、梁構造体４の変位に応じて可動電極６ｄとの対向面積が変化するように配置された不純物拡散ポリシリコン製の第２の固定電極９ａが第１の固定電極７ａと補助絶縁分離膜８を介した状態で支持される。 - 特許庁 - For successful operation of the prototype semiconductor integrated circuit, the semiconductor integrated circuit for shipment is manufactured, by forming impurity diffusion region 16P and 16N of transistor in the prescribed region (region comprising only solid line part) which is enclosed by the field oxide film on the semiconductor wafer 15 for shipment.
試作された半導体集積回路が所望の動作をした場合に、出荷用の半導体基板１５におけるフィールド酸化膜１７に囲まれた所定領域（実線部分のみから成る領域）にトランジスタの不純物拡散領域１６Ｐ、１６Ｎを形成して出荷用の半導体集積回路を製造する。 - 特許庁 - A process wherein an impurity diffusion layer 4 to be used to control threshold voltage is performed by implanting ions, and a process wherein a high temperature heat treatment is performed for a short period to recover the crystal defect generated by the ion implantation, are performed continuously without performing heat treatment in this manufacturing method of a semiconductor device.
半導体装置の製造方法が、イオン注入によってしきい値電圧制御のための不純物拡散層を形成する工程と、イオン注入によって発生した結晶欠陥の回復のための高温短時間熱処理を行う工程とを、熱処理を実施することなく連続的に行う。 - 特許庁 - A carbon layer (22) is offset to depart from a gate electrode (15), relative to the tip of a source/drain extension region (18) of a field effect transistor formed in a semiconductor substrate (11); and is positioned to enclose a source/drain impurity diffusion region, in sectional profile.
半導体基板（１１）に形成される電界効果型トランジスタのソース・ドレインエクステンション領域（１８）の先端に対してゲート電極（１５）から離れる方向にオフセットし、かつ、断面プロファイルでソース・ドレイン不純物拡散領域を取り囲んで位置する炭素層（２２）を有することを特徴とする半導体装置。 - 特許庁 - The transistor has a gate oxide film 9 formed on the surface of the silicon wafer, gate electrodes 10 and 11 formed on the gate oxide film and located adjacently to the first and third LOCOS oxide films 4 and 6, and impurity diffusion layers 12 and 13 formed on the silicon wafer under sides of the gate electrodes.
上記トランジスタは、シリコン基板の表面上に形成されたゲート酸化膜９と、このゲート酸化膜上に形成され第１及び第３のＬＯＣＯＳ酸化膜４、６に隣接して配置されたゲート電極１０、１１と、このゲート電極の側部下のシリコン基板に形成された不純物拡散層１２、１３と、を有する。 - 特許庁 - In the semiconductor device having an MOS type transistor structure and using the capacity between a gate electrode 13 and source-drain (diffusion layer 14) as a varicap, an impurity layer is formed in a channel region 15 beneath the gate electrode 13 to have a concentration gradient.
本発明の半導体装置は、ＭＯＳ型トランジスタ構造で、ゲート電極１３とソース・ドレイン（拡散層１４）間の容量をバリキャップとして用いるものにおいて、前記ゲート電極１３下のチャネル領域１５に形成された不純物層が濃度勾配を有するように形成されていることを特徴とするものである。 - 特許庁 - To provide a diffusion testing device, enabling casting surely even with 1 mm or less of sample diameter, reduced in the possibility of contamination in a sample by an impurity in a gas, not affected by Marangoni convection caused by a free surface, and precluded from the possibility that the gas infiltrates into a capillary even in a gravity-free or very low gravity environment.
試料径が１ｍｍ程度以下でも確実に鋳込むことができ、ガス中の不純物による試料の汚染のおそれが少なく、自由表面によるマランゴニ対流の影響がなく、無重力又は微小重力環境下でも、ガスがキャピラリー内に入り込むおそれがない拡散試験装置を提供する。 - 特許庁 - A gate oxide film 107 of the lateral high-dielectric-strength MOSFET100 of a 1st conductivity type is formed to such a thickness that an electric field value to the maximum operating voltage between the source and drain is ≤4 MV/cm and a drain diffusion layer 114 is so formed that its impurity total amount is ≥2×10^12/cm^2.
第１導電型の横型高耐圧ＭＯＳＦＥＴ100のゲート酸化膜107の膜厚を、ソース・ドレイン間の最大動作電圧に対する電界値が４ＭＶ／ｃｍ以下となる厚さに形成し、前記ドレイン拡散層114をその不純物総量が２×１０^12／ｃｍ^2以上となるよう形成する - 特許庁 - A memory element 1 comprises a field effect transistor element which is composed of two impurity diffusion areas 11, a gate electrode 13, and a gate insulating layer 12 on a p-type silicon board 10; and a variable resistance element which is composed of a lower electrode 19, an upper electrode 21, and a variable resistance layer 20 interposed between the lower and upper electrodes 19, 21.
メモリ素子１は、ｐ型シリコン基板１０に、２箇所の不純物拡散領域１１とゲート電極１３およびゲート絶縁層１２から構成される電界効果型トランジスタ素子部と、下部電極１９と上部電極２１とで可変抵抗層２０を挟み構成された可変抵抗素子部とからなる。 - 特許庁 - The surface of an N-type semiconductor wafer 1 is coated with a liquid-state impurity source 2 composed of the mixture of an aluminum compound, boron compound, organic polymer material and organic solvent and heated at a temperature lower than the diffusion temperature of aluminum, and the organic solvent is evaporated so that a layer containing aluminum and boron can be formed.
アルミニウム化合物とホウ素化合物と有機高分子物質と有機溶剤との混合物から成る液状不純物源２をＮ型半導体基板１の表面に塗布し、これをアルミニウムの拡散温度よりも低い温度で加熱して有機溶剤を蒸発させてアルミニウムとホウ素を含む層を形成する。 - 特許庁 - A P-type semiconductor layer 8 is formed by thermally diffusing a P-type impurity over the surface of the layer 4, and a fourth N-type semiconductor layer 20 which is doped more heavily than the layer 4 is formed from the layer 18 having a large diffusion coefficient toward the layer 4.
第２Ｎ型半導体層の表面にＰ型不純物を熱拡散してＰ型半導体層８を形成させるとともに，上記拡散係数の大きいＮ型半導体層１８から第２Ｎ型半導体層に第２Ｎ型半導体層の濃度より高い濃度の第４Ｎ型半導体層２０を形成する。 - 特許庁 - It can be seen that the film thickness of the offset spacer layer 4 has a correlation with the leak current level, and the film thickness of the offset spacer layer 4 is equal to the length from a part of the semiconductor layer 1 touching the outer end of the offset spacer layer 4 to the forward end of an impurity diffusion layer when the leak current level is 0.
これにより、オフセットスペーサ層４の膜厚値とリーク電流値には相関関係があり、また、リーク電流値が０になるときのオフセットスペーサ層４の膜厚値は、半導体層１のうちオフセットスペーサ層４の外端と接する部分から不純物拡散層の先端までの長さであることがわかる。 - 特許庁 - The manufacturing method of a solar battery cell includes: a process in which the aqueous phosphoric acid solution is jetted against the surface of a semiconductor substrate; and a process in which the semiconductor substrate on which the aqueous phosphoric acid solution is jetted is heated so that n-type impurities are diffused in the semiconductor substrate to form an n-type impurity diffusion layer.
半導体基板の表面にリン酸水溶液を噴霧する工程と、リン酸水溶液が噴霧された半導体基板を加熱することにより半導体基板にｎ型不純物を拡散させてｎ型不純物拡散層を形成する工程とを含む太陽電池セルの製造方法である。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
