「instruction code」を含む例文一覧(854)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 17 18 次へ＞- A binary conversion part that corresponds to the instruction code is called for execution (step S11 and S12).
該命令コードに対応したバイナリ変換部を呼び出して実行する（ステップＳ１１及びＳ１２）。 - 特許庁 - This VLIW processor is provided with a compact external instruction set and combines the instruction level parallelism of a VLIW architecture with the 'footprint' of an encoded code of a densified 16-bit instruction set.
コンパクトな外部命令セットを備えて、ＶＬＩＷアーキテクチャの命令レベルパラレリズムを、高密度化１６ビット命令セットの符号化したコードの「フットプリント」と組み合わせたＶＬＩＷプロセッサ。 - 特許庁 - Next, a special instruction is inserted at the position of a program code originally including the instruction speculated and arranged again and the dependency DAG(directed non-cyclic graph) is corrected so as to express the inserted special instruction.
次に、見込み再配置された命令が元々あったプログラム・コードの位置に特別な命令を挿入し、挿入された特別な命令を表すように依存性ＤＡＧを修正する。 - 特許庁 - Whether or not the operand of an instruction to realize a function contains unresolved reference is discriminated, and an unresolved instruction is replaced with a predetermined instruction containing an operand associated with a reference resolution code.
機能を実現する命令のオペランドが未解決参照を含むか否かを判別し、未解決命令をその参照解決コードに関連するオペランドを含む所定の命令で置き換える。 - 特許庁 - In the case of basic instruction, the instruction discriminating part 111 and a general virtual basic register ID discriminating part 117 specify an instruction class and the ID of a general virtual basic register from that byte code.
基本命令の場合、命令判別部１１１及び汎用仮想基本レジスタＩＤ判別部１１７は、当該バイトコードより命令種別と汎用仮想基本レジスタのＩＤを特定する。 - 特許庁 - In the case where an instruction to execute is a backward condition branching instruction in executing a byte code by the interpreter, whether the condition branching instruction is the back edge of a loop or not is judge S2.
インタープリタによるバイトコード実行時に、実行する命令が後方への条件分岐命令である場合、当該条件分岐命令がループのバックエッジであるか判断する。 - 特許庁 - In the process of Huffman coding, an in-block Huffman code quantity (block code quantity) is counted and when the block code quantity exceeds a preset code quantity, a cancellation instruction is asserted to forcibly cancel Huffman coding processing and an end of block code EOBt is set to an end of block code data.
ハフマン符号化の過程では、ブロック内のハフマン符号量（ブロック符号量）を計数し、ブロック符号量が予め設定された符号量を越えると、打ち切り指示をアサートして、ハフマン符号化処理を強制的に打ち切るとともに、ブロックの符号データの最後にＥＯＢｔを入れる。 - 特許庁 - The emulation processor executes the host code in a compilation mode wherein the host code is generated by the compilation processor, reads and analyzes an instruction from the subsequent target code in an interpreter mode wherein the host code is not generated by the compilation processor, and performs emulation corresponding to the instruction.
エミュレーションプロセッサは、コンパイルプロセッサによりホストコードが生成されているコンパイルモードにおいて、ホストコードを実行し、コンパイルプロセッサによりホストコードが生成されていないインタプリタモードにおいて、次のターゲットコードから命令を読み出して解析し、その命令に対応したエミュレーションを実行する。 - 特許庁 - In this case, processing logic then just utilize the [mem], testval, and newval parameters to execute a standard CMPXCHG instruction in place of the listed FASTCMPXCHG instruction in the code (212).
その場合には、コードのリストに載っているFASTCMPXCHG命令の代わりに、[mem]、testval、及びnewvalパラメータを使用して標準的なCMPXCHG命令を実行する（２１２）。 - 特許庁 - A memory managing unit 62 for an instruction converts the logical address of an instruction code stored in the local memory 3 into the physical address of the local memory 3.
命令用メモリ管理ユニット６２は、ローカルメモリ３に格納された命令コードの論理アドレスをローカルメモリ３の物理アドレスへ変換する。 - 特許庁 - A scanning apparatus configures the value in the loop selection register via the second SI and configures the instruction code in the instruction register via the first SI.
スキャン装置は、第二のＳＩを介してループ選択レジスタに値を設定し、第一のＳＩを介して命令レジスタに命令コードを設定する。 - 特許庁 - The interruption controller 50 always monitors the instruction code, and recognizes the interruption end instruction(IEND) for operating an interruption end processing.
割込みコントローラ５０は命令コードを常に監視することにより割込み終了命令（ＩＥＮＤ）を認知して、割込み終了処理を行う。 - 特許庁 - A common error code to be returned from an execution environment difference absorbing program to an execution program corresponding to the application program is determined as a value within a numeric range which can be set with an instruction set of a CPU and a defined immediate load instruction, and the common error code is held in an instruction code of the immediate load instruction.
実行環境差異吸収プログラムから、アプリケーション・プログラムに対応する実行プログラムに返すための共通化エラーコードを、ＣＰＵの命令セットと定義されているＩｍｍｅｄｉａｔｅロード命令で設定可能な数値範囲内の値として定めて、共通化エラーコードを、Ｉｍｍｅｄｉａｔｅロード命令の命令コード内に保持するようにする。 - 特許庁 - This method reads an intermediate code of a compiler, extracts one intermediate code (110), decides whether the extracted intermediate code is an instruction needing exception check and generates exception check instruction having a bit string that is uniquely decided from an exception kind (150) without generating an instruction for substituting a label showing the exception kind for a register when the instruction needs the exception check.
コンパイラの中間コードを読み込み、中間コードを一つ取り出し、取り出した中間コードが、例外チェックが必要な命令であるか判断し、例外チェックが必要な命令である場合に、例外の種類を示すラベルをレジスタに代入する命令を生成することなく、例外の種類から一意に決まるビット列を持つ例外チェック命令を生成する。 - 特許庁 - Then, a worker inputs the input information such as a payment instruction number bar code, a pallet number bar code and/or a product number bar code in arbitrary order in the shipment history information management device by a bar code reader.
そして、作業者は、納入指示番号バーコード、パレット番号バーコード、及び／又は製品番号バーコードなどの入力情報を任意の順序により出荷履歴情報管理装置内にバーコードリーダで入力する。 - 特許庁 - To suppress unnecessary power consumption during execution of a repeat block (instruction code group to be executed repeatedly) in a program in a microprocessor which executes an instruction code including the repeat block fetched from an instruction cache memory.
本発明は、命令キャッシュメモリからフェッチした、リピートブロック（反復実行する命令コード群）を含む命令コードを実行するマイクロプロセッサにおいて、プログラム中のリピートブロックを実行する場合に余計な電力の消費を抑制できるようにする。 - 特許庁 - After the storage of instruction code to the repeat buffer 14 is completed, supply of instruction code from the repeat buffer 14 to an instruction fetch unit 18 is performed every time when the program execution is returned to the head of the repeat block by repetition of the repeat block.
リピートバッファ１４への命令コードの格納を終了した後は、リピートブロックの反復により、リピートブロックの先頭にプログラム実行が戻るたびに、命令フェッチユニット１８にリピートバッファ１４から命令コードを供給する構成とされている。 - 特許庁 - One instruction code is made to be erasable, and when the erasable instruction code is erased, a control part(CONT) tacitly presumes the prescribed register designation information, and performs a register selection operation.
一方の命令コードを省略可能とし、省略可能な命令コードを省略すると、制御部（ＣＯＮＴ）は、所定レジスタ指定情報を暗黙的に想定してレジスタ選択動作を行う。 - 特許庁 - The code optimizing method includes a step for decomposing a compiled and linked object code and a step for identifying a function including a storing instruction and a restoring instruction related to a register.
コード最適化のための方法が、コンパイルされ、リンクされたオブジェクト・コードを分解するステップと、分解されたコード内で、レジスタに関連するストア命令及びリストア命令を含む機能を識別するステップとを含む。 - 特許庁 - Then, required address values are all prepared before the main processing of the instruction word by the micro-code corresponding to each addressing mode, after then, it is branched to a micro-code executing the main processing of the instruction word.
そして各アドレシングモードに対応したマイクロコードにより、命令語の本処理を行う前に必要なアドレス値をすべて用意し、その後で命令語の本処理を行うマイクロコードに分岐させる。 - 特許庁 - To provide a computer device for reducing a delay time in the processing system of an instruction code whose reading from a built-in memory is required at a high speed when realizing an ECC function for reading the instruction code from the memory.
内蔵メモリからの読み出し時にＥＣＣ機能を実現する場合に、高速にメモリからの読み出しが必要な命令コードの処理系での遅延時間の削減を図ったコンピュータ装置を得ること。 - 特許庁 - An association executing portion 42 associates the identification code of the DTV with the identification code of the mobile terminal on chance of the instruction from the user.
関連付け実行部４２は、ＤＴＶの識別符号と携帯端末の識別符号とをユーザからの指示を契機として関連付けする。 - 特許庁 - Furthermore, the repeater 1 has a random number generator 16, generates encryption code on the basis of a random number, generates a packet including a MAC address, an instruction code and the encryption code and transmits the packet to the PC.
また中継器１は乱数発生器１６を有していて、乱数値をもとに暗号コードを生成し、ＭＡＣアドレス、指示コード、暗号コードを含むパケットを生成してＰＣへ送信する。 - 特許庁 - The program code includes a dedicated debug code used for debugging, and the instruction execution section (32) outputs a control signal (dummy read execution signal) indicating that the debug code is being executed.
このプログラムコードはデバッグに使用される専用のデバッグコードを含み、命令実行部（３２）はデバッグコードを実行していることを示す制御信号（ダミーリード実行信号）を出力する。 - 特許庁 - An instruction code in the debugging program inputted from a debugging tool 52 through a JTAG interface terminal 6 is held in a MON CODE register 83 and further held in an instruction code buffer 87.
ＪＴＡＧインタフェース端子６１を介してデバッグツール５２から入力されたデバッグプログラム中の命令コードをＭＯＮ＿ＣＯＤＥレジスタ８３によって保持し、さらに、ＭＯＮ＿ＣＯＤＥレジスタ８３によって保持された命令コードを命令コードバッファ８７に保持する。 - 特許庁 - At the transmission processing part 22, a transmission data generating means 27 generates transmission data according to an instruction code stored in a transmission instruction storage means 26.
送信処理部２２では、送信命令記憶手段２６に記憶された命令コードに従って送信データ生成手段２７が送信データを生成する。 - 特許庁 - An insertion position thereof is present, before a machine language instruction group corresponding to one sequence instruction of the source code, and the relation between the NOP and its position is set to a break table.
この挿入箇所は、ソースコードのシーケンス命令一つに対応する機械語命令群の前であり、ＮＯＰとその位置の関係を切れ目テーブルとする。 - 特許庁 - The module update detection device extracts the machine language instruction from the operation information, and extracts the operation code which has not been updated yet from the extracted machine language instruction.
そして、モジュール更新検出装置は、操作情報から機械語命令を抽出し、抽出された機械語命令から更新前のオペコードを抽出する。 - 特許庁 - The module update detection device extracts a machine language instruction from the operation information, and extracts an updated operation code from the extracted machine language instruction.
そして、モジュール更新検出装置は、操作情報から機械語命令を抽出し、抽出された機械語命令から更新後のオペコードを抽出する。 - 特許庁 - An operand [26:0] of NOP instruction of n+1 address is substituted by a bit string of operand field [26:0] (operand A) of an instruction code of preceding n address.
ｎ＋１番地のＮＯＰ命令のオペランド［２６：０］を、先行するｎ番地の命令コードのオペランドフィールド［２６：０］（オペランドＡ）のビット列に置換える。 - 特許庁 - The execution instruction determination means determines a function from the code information table and a function information table, and transmits an instruction for executing the function to a function execution means.
実行命令判断手段は、コード情報テーブルと機能情報テーブルから判断し、その機能を実行する命令を機能実行手段に送る。 - 特許庁 - When no change exists in the branching condition, a program fetch counter 8 and a queue pointer 18 are controlled, an instruction code at branching destination is fetched next to the branching instruction.
分岐条件に変化がない場合は、プログラムフェッチカウンタ８とキューポインタ１８を制御し、分岐先の命令コードを分岐命令の次にフェッチする。 - 特許庁 - An address control/write mask control part 7 performs control so as to sequentially execute instructions following a branch instruction without performing branch control if addresses from the branch instruction to a branch destination instruction are within a prescribed value when an instruction code is a branch instruction and also when it is determined that branching is performed.
アドレス制御／書き込みマスク制御部７は、命令コードが分岐命令であり、かつ分岐すると判定した場合に、当該分岐命令から分岐先命令までのアドレスが所定値以内であれば、分岐制御を行なわずに分岐命令に続く命令を順次実行するよう制御する。 - 特許庁 - A spooler to convert the printing instruction into the intermediate code form and to store it converts a glyph index into the character code by using a glyph index table (S3. 4.) and spools it in the intermediate code system by using the character code (S3) when not the character code but the glyph index is transferred from a graphic engine.
印刷命令を中間コード形式に変換して記憶するスプーラは、グラフィックエンジンから文字コードではなくグリフインデックスを受け渡された場合、グリフインデックステーブルを用いて文字コードに変換し（Ｓ３．４．）、文字コードを用いて中間コード形式でスプールする（Ｓ３）。 - 特許庁 - To achieve an optimal low power consumption according to an execution instruction code and an operation mode in a microprocessor.
マイクロプロセッサにおいて、実行命令コードと動作モードによって最適な低消費電力化を達成する。 - 特許庁 - When the processor 20 side receives the readopropc instruction, the operand and the next operation code are collectively read.
一方、プロセッサ２０の側も、readopropc命令を受けた場合は、オペランドと次のオペコードとを一括して読み出す。 - 特許庁 - At the time of using at least a general register equivalent to the conventional one, the instruction code equivalent to the conventional one is used.
少なくとも従来同等の汎用レジスタを使用する場合は、従来同等の命令コードでよい。 - 特許庁 - The expanded byte code is executed as interpreting it by every instruction by using an interpreter (S10).
インタプリタを用いて、伸張済みのバイトコードが１命令ずつ解釈されながら実行される（Ｓ１０）。 - 特許庁 - The information of the input code is transmitted to an execution instruction determination means and an internal state management means.
入力されたコードの情報は、実行命令判断手段と内部状態管理手段に送られる。 - 特許庁 - The security bit part 132c is set when an encryption instruction code stored in a main storage memory 160 is encoded and held in the instruction code holding part 131, and outputs data with all bit values 0 by an OR circuit 136 when accessing to the instruction code holding part 131 through an I/O bus S120iob.
セキュリティビット部１３２ｃは、主記憶メモリ１６０に記憶された暗号化命令コードが復号化されて命令コード保持部１３１に保持された場合にはセットされ、Ｉ／ＯバスＳ１２０ｉｏｂを介して命令コード保持部１３１にアクセスした場合に、ＯＲ回路１３６によって全てのビットの値が０のデータが出力される。 - 特許庁 - A virtual condition code(VCC) for controlling an instruction sequence in a microprocessor is used.
本発明によれば、マイクロプロセッサにおける命令シーケンスを制御する仮想条件コード（ＶＣＣ）を使用する。 - 特許庁 - To speed up emulation of a target program by precedently loading the next target instruction code during the emulation.
エミュレーション中に次ターゲット命令コードを先行ロードすることでターゲットプログラムのエミュレーションを高速化する。 - 特許庁 - The internal processing module 21 analyzes an instruction from the internal code, and executes a processing indicated from the outside.
内部処理モジュール２１は、内部コードから命令を解析し、外部から指示された処理を実行する。 - 特許庁 - A subroutine call part 133 embeds processing corresponding to each similar instruction string into the object code.
サブルーチン呼び出し部１３３は、オブジェクトコードに対し、類似命令列の各々に応じた処理を埋め込む。 - 特許庁 - A control logic 22 in the control part 1 sets the number of times of arithmetic processing loop of a division instruction and a remainder instruction based on dividend data size information stored in the size field S of the instruction code.
（３）制御部１内の制御ロジック２２は、命令コードのサイズフィールドＳに格納されている被除数データサイズ情報を基に、除算命令および剰余命令の演算処理ループ回数を設定する。 - 特許庁 - To shorten a test time of a boundary scan circuit, by shortening a time for setting test data before execution of an Extest instruction and setting an instruction code for the Extest instruction in the boundary scan circuit.
バウンダリスキャン回路において、Ｅｘｔｅｓｔ命令実行前のテストデータの設定とＥｘｔｅｓｔ命令の命令コードの設定時間を短縮し、バウンダリスキャン回路のテスト時間の短縮を図る。 - 特許庁 - The change in the semantic of the instruction includes a monitor code to determine performance characteristics associated with the instruction or the operation of the instruction(e.g., read or wright barrier operation to support a garbage collector).
意味の変更には、その命令に関連するパフォーマンス特性、または命令の動作（たとえば、ガーベジ・コレクタを支援する読み出しまたは書き込み障壁動作）を決定するモニタ・コードが含まれる。 - 特許庁 - A prefetch instruction defined by an instruction code for designating the fields of a target, count, cache level, flash, and trace is inserted into a location in a program preceded by an instruction to be prefetched.
ターゲット、カウント、キャッシュレベル、フラッシュおよびトレースのフィールドを指定する命令コードによって定義されるプリフェッチ命令は、プリフェッチされる命令に先行するプログラム中のロケーションに挿入される。 - 特許庁 - When the instruction of the axial movement is issued in the next block, and the instruction flag set in the first modal information table 1321 is "0", there is a suspicion that the modal G code whose instruction flag is "0" is not set.
次ブロックにて軸移動の命令があった場合、第１モーダル情報テーブル１３２１に設定された指令フラグに「０」がある場合、指令フラグが「０」であるモーダルＧコードの記載漏れの疑いがある。 - 特許庁 - Circuits (EX-ISD, LS-ISD, BR-ISD) are adopted, which search instructions by each instruction code type other than the prefix, based on a determination result by decoders (PD0-PD3) for determining the instruction code type, add the last instructions to each searched instruction, and output the instructions to an instruction performing means.
命令コードタイプを判定するデコーダ（ＰＤ０〜ＰＤ３）による判定結果に基づいてプレフィックス以外の各命令コードタイプ毎の命令を探索し、探索された各命令に、直前の命令を付加して、命令実行手段に出力する回路（ＥＸ−ＩＳＤ，ＬＳ−ＩＳＤ、ＢＲ-ＩＳＤ）を採用する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
