「instruction code」を含む例文一覧(854)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 17 18 次へ＞- When the recording medium with the code is not detected in spite of a printing instruction with the code (route of NO), an error is displayed and a printing action is stopped (S4).
コード付き印刷命令が来たにもかかわらず、コード付き記録媒体が検出されないと（ＮＯのルート）、エラーが表示され印刷動作は中止となる（Ｓ４）。 - 特許庁 - A split range extracting unit 110 extracts a source code of a target function identified by a function name included in a split instruction 101 from a source code 102.
分割範囲抽出部１１０は、ソースコード１０２から分割指示１０１に含まれる関数名で識別される対象関数のソースコードを抽出する。 - 特許庁 - To provide a language processor capable of optimizing execution speed or code size of an object code on the basis of a frequency of an actually executed instruction.
オブジェクトコードのコードサイズあるいは実行速度を実際に実行される命令の回数に基づいて最適化することが可能な言語処理装置を提供する。 - 特許庁 - A holding circuit 310 is provided separately from an information storage memory and temporarily holds an encoded code obtained by encoding an instruction code of an execution program before a predetermined step.
保持回路３１０は、情報記憶メモリと別に設けられ、所定ステップ前の実行プログラムの命令コードを符号化した符号化コードを一時的に保持する。 - 特許庁 - When a function code instruction button 18 is depressed on an Website 40 on which a function code display part 41 is displayed, an Website is shifted to an Web 30 exclusive for a remote control operation.
機能コード表示部４１が表示されているＷｅｂサイト４０上にて機能コード指示ボタン１８を押すと、リモコン操作専用Ｗｅｂ３０へと遷移する。 - 特許庁 - Bar code data are read from a tag attached to a drum for keeping, and work instruction data matched with the read bar code data are read from a server and displayed.
保管用ドラムに添付の荷札からバーコードデータを読み込み、その読み込んだバーコードデータと一致する作業指示データをサーバから読み込んで表示する。 - 特許庁 - To restore a block diagram from a program (source code), and to associate each instruction in the source code and each section of the block diagram.
プログラム（ソースコード）からブロック線図への復元を可能にするとともに、ソースコード内の各命令とブロック線図の各部分とを対応づけを可能とする。 - 特許庁 - For floating-point byte code, the byte code accelerator BCA (6) feeds an instruction stream (INST) for using the FPU (5) to the CPU (4).
浮動小数点バイトコードに対し、ＦＰＵ（５）を使用するための命令列（ＩＮＳＴ）をバイトコードアクセラレータＢＣＡ（６）がＣＰＵ（４）に対し供給する。 - 特許庁 - A technique for handling predicated code in the out-of-order processor includes detecting a predicate defining instruction associated with a predicated code region.
アウト・オブ・オーダ・プロセッサにおいて述語付きコードを扱うための技術は、述語付きコード領域と関連した述語定義命令を検出することを含む。 - 特許庁 - At the time of resetting the low-order communication equipment 30, the high-order communication equipment 10 selects one reset code from the reset code table, and transmits a reset instruction including the reset code to the low-order communication equipment 30, and erases it from the reset code table.
そして、上位通信装置１０は、下位通信装置３０をリセットするとき、リセットコード表から１つのリセットコードを選択し、それを含むリセット指示を下位通信装置３０に送ると共に、リセットコード表から削除する。 - 特許庁 - The selection part 104 selects either one of a first diffusion code generated by a first code generation part 101 and a second diffusion code generated by a second code generation part 102 in accordance with the instruction from the transmission control part 103.
選択部１０４は、送信制御部１０３の指示に従って第１コード生成部１０１にて生成された第１の拡散コードあるいは第２コード生成部１０２にて生成された第２の拡散コードのいずれかを選択する。 - 特許庁 - Whereby an operand field of the NOP instruction of n+1 address is agreed with an operand field of the instruction code of preceding n address, and the number of changed bit can be reduced even when the processing is transferred from the instruction of n address to the instruction of n+1 address.
これによって、ｎ＋１番地のＮＯＰ命令のオペランドフィールドが、先行するｎ番地の命令コードのオペランドフィールドと一致し、ｎ番地の命令からｎ＋１番地の命令に処理が移る場合でも、変化するビット数を削減することができる。 - 特許庁 - When the kind of the part is an auxiliary part, a production instruction information acquisition part 38 retrieves a production instruction information management server 14 with the identification code of the part contained in the delivery instruction information as a key to acquire the production instruction information of this part.
部品の種類が補給部品である場合、生産指示情報取得部３８は、納入指示情報に含まれている部品の識別コードをキーにして生産指示情報管理サーバ１４を検索し、当該部品の生産指示情報を取得する。 - 特許庁 - The instruction current increase/decrease amount calculation part 30A calculates current increase/decrease amount ΔI_γ^* to the instruction current value I_γ^* based on a code of the instruction steering torque T^*, and deviation ΔT(=T-T^*) between the detected steering torque T and the instruction steering torque T^*.
指示電流増減量演算部３０Ａは、指示操舵トルクＴ^＊の符号と、検出操舵トルクＴと指示操舵トルクＴ^＊との偏差ΔＴ（＝Ｔ−Ｔ^＊）とに基づいて、指示電流値Ｉ_γ^＊に対する電流増減量ΔＩ_γ^＊を演算する。 - 特許庁 - Furthermore, the execution mode change instruction is detected by an execution mode change instruction detecting circuit 422 in the reduced instruction execution mode, the content of the execution mode setting register 424 is changed and the execution mode is changed to the full instruction code execution mode.
また、縮小命令コード実行モード時において、実行モード変更命令検出回路４２２が実行モード変更命令を検出し、実行モード設定レジスタ４２４の内容が変更されて、実行モードがフル命令コード実行モードに変更される。 - 特許庁 - Image data of both the object and the instruction contents code data are transmitted from the imaging apparatus 101 to the information processor 103 and based on the instruction contents code data, image processing is performed on the image data of the object.
被写体と指示内容コードデータ双方の画像データを撮像装置１０１から情報処理装置１０３に送信し、指示内容コードデータに基づいて被写体の画像データを画像処理するものである。 - 特許庁 - When the processor core model of a data transmission destination executes a load instruction for reading out transmission data from the memory model, the endian-dependent code detection unit determines whether the load instruction is an endian-dependent code or not based on the read size.
エンディアン依存コード検出部は、データ転送先のプロセッサコアモデルがメモリモデルから転送データを読み出すロード命令を実行したとき、リードサイズに基づいてロード命令がエンディアン依存コードであるか否かを判定する。 - 特許庁 - The CPU 3 of the keyboard 2 transmits an instruction to generate a character code assigned to the sensor which performs detection to a keyboard signal generating circuit 4 and also transmits an instruction to generate a break code to the keyboard signal generating circuit 4.
キーボード２のＣＰＵ３は検出したセンサーに割り当てられている文字コードを発生する命令をキーボード信号発生回路４に送り、改行コードを発生する命令をキーボード信号発生回路４に送る。 - 特許庁 - In this information processor 1, a cycle controller 21 masks a clock original signal when an instruction code is executed based on the number of execution cycles included in the instruction code, and continues the execution stage in two cycles.
情報処理装置１においては、命令コードに含まれる実行サイクル数に基づいて、サイクルコントローラ２１が、その命令コードが実行される際に、クロック原信号をマスクし、実行ステージを２サイクル継続させる。 - 特許庁 - A code correspondence part 15 extracts information corresponding to a user's instruction from the intermediate code auxiliary data and provides the information to a diagram display control part 16 and an intermediate code display control part 18.
コード対応部１５は、中間コード補助データから、ユーザの指示に対応する情報を抽出し、その情報をダイヤグラム表示制御部１６及び中間コード表示制御部１８へ供給する。 - 特許庁 - A development part 54 generates a driving code CDR according to a continuous code CA in which the instruction values X for designating the on voltage for by the number n1 designated by the first part S1 of the compression code CO are arranged and the predetermined code CB corresponding to an identifier D designated by the second part S2 of the compression code CO.
展開部５４は、圧縮コードＣ0の第１部Ｓ1が指定する個数ｎ1だけオン電圧を指定する指示値Ｘを配列した連続コードＣAと、圧縮コードＣ0の第２部Ｓ2が指定する識別子Ｄに対応した既定コードＣBとに応じた駆動コードＣDRを生成する。 - 特許庁 - The instruction execution section (32) executes a program code to output an address to be accessed to a bus (IBUS/PBUS).
命令実行部（３２）は、プログラムコードを実行してアクセスするアドレスをバス（ＩＢＵＳ／ＰＢＵＳ）に出力する。 - 特許庁 - A flag detection part 101 detects an assignment control flag and a clock control flag both added to an instruction code.
フラグ検出部１０１は命令コードに付加された割り当て制御フラグとクロック制御フラグを検出する。 - 特許庁 - A data processor 100 is connected to an external device 200 for storing an instruction code to be performed through a bus.
実行する命令コードを格納する外部デバイス２００とバス接続されたデータ処理装置１００である。 - 特許庁 - To prevent an instruction code and noise from mixing to cause malfunction of electric equipment to be controlled.
命令符号と雑音とが混同されて制御対象である電気機器を誤動作させることのないようにする。 - 特許庁 - When an instruction signal to change a monitoring state is received from an actuator, an authentication code is collated (S12).
操作器から監視状態を変更する指示信号を受信すると、認証コードの照合を行う（Ｓ１２）。 - 特許庁 - Starting at the entry address, the method steps through the executable code, discarding a first type of instruction.
エントリ・アドレスから開始して、この方法は実行可能コードをステップスルーし、第１の種類の命令を廃棄する。 - 特許庁 - The breakpoint code is returned to the given processor 102 from the instruction cache 110 in response to the fetch request.
フェッチ要求に応答して前記命令キャッシュ１１０から与えられたプロセッサ１０２にブレークポイント・コードを返す。 - 特許庁 - To make an instruction code and data, which should be reside, resident in a cache memory 3 to improve a cache hit.
キャッシュヒットを向上させるために、常駐させるべき命令コードやデータをキャッシュメモリ３に常駐させる。 - 特許庁 - To enable different data access controls to each instruction code of each program in an information processor, an information processing method and a program for performing data access control.
各プログラムの各命令コードに対して異なったデータアクセス制御を行えることを目的とする。 - 特許庁 - To reduce unnecessary recovery codes while using a pop instruction with a recovery code of a callee-save register.
ｃａｌｌｅｅ−ｓａｖｅレジスタの回復コードでｐｏｐ命令を用いながら、不要な回復コードを削減する。 - 特許庁 - The arithmetic part has computing elements corresponding to the respective instruction codes of different kinds, the input data packet is processed according to that instruction code by any computing element corresponding to this instruction code, the processing result is stored as data in the input data packet, and this input data packet is outputted.
演算部は、種類の異なる命令コードのそれぞれに対応して演算器を有し、入力データパケットを、その命令コードに対応したいずれかの演算器により、該命令コードに従い処理して、処理結果を該入力データパケットにデータとして格納して、該入力データパケットを出力する。 - 特許庁 - In the case of expansion instruction, a general virtual expansion register ID reading part 128 reads the byte code of 1 byte and the instruction discriminating part 111 and a general virtual expansion register ID discriminating part 118 specify an instruction class and the ID of the general virtual expansion register from the byte code of 2 bytes.
拡張命令の場合、汎用仮想拡張レジスタＩＤ読込み部１２８は、１バイトのバイトコードを読込み、命令判別部１１１及び汎用仮想拡張レジスタＩＤ判別部１１８は、２バイトのバイトコードより命令種別と汎用仮想拡張レジスタのＩＤを特定する。 - 特許庁 - When it is decided that the instruction code is a memory access instruction to check a frame region by the decoder 1, and the memory address to be accessed by the instruction code is within a frame region set by a frame region table 3, a hit signal generating circuit 2 generates and outputs a hit signal.
ヒット信号生成回路２は、デコーダ１によって当該命令コードがフレーム領域をチェックするメモリアクセス命令であると判定され、かつ当該命令コードによってアクセスされるメモリアドレスがフレーム領域テーブル３に設定されるフレーム領域内であれば、ヒット信号を生成して出力する。 - 特許庁 - In rewriting the display content of the electronic paper (12a) at receiving the instruction from outside, the information display device (10) allows execution of the instruction only when a cipher code for user collation inputted from outside together with the instruction coincides with a pre-recorded cipher code.
情報表示装置（１０）は、外部からの命令を受けて電子ペーパー（１２ａ）の表示内容の書き換えを行なう際に、当該命令と共に外部から入力される使用者照合用の暗号コードが、予め記録されている暗号コードと一致した場合に限り、命令の実行を許可する。 - 特許庁 - When a data conversion signal is "0," a data conversion part 130 outputs to a data bus B102 instruction code of an instruction branching to an area of a relative address of 0 output from a branch instruction storage part 160.
データ変換信号が“０”の場合、データ変換部１３０は、分岐命令格納部１６０から出力される相対アドレスが０である領域に分岐する命令の命令コードをデータバスＢ１０２に出力する。 - 特許庁 - The scalar position identifier can be embedded in the secondary arithmetic code of the instruction as well and the instruction can be a dedicated bit for applying the position of the scalar value in the vector as well.
スカラ位置識別子は、命令の２次演算コードに埋め込まれてもよく、また、命令は、ベクトル内におけるスカラ値の位置を与える専用ビットであってもよい。 - 特許庁 - When an instruction code contained in packet data is decoded by an instruction decoder 13g, a copy flag and copy number information are given to a self-synchronized transfer control circuit 13b.
パケットデータに含まれる命令コードを命令デコーダ１３ｇが解読すると、コピーフラグとコピー数情報が自己同期型転送制御回路１３ｂに与えられる。 - 特許庁 - If the operation code filed indicates a VLIW coprocessor instruction, a program counter management portion 110 controls an increment value of a program counter in accordance with the simultaneously issuable instruction count filed.
オペコードフィールドがＶＬＩＷコプロセッサ命令を示す場合、プログラムカウンタ管理部１１０は同時発行命令数フィールドに応じてプログラムカウンタの増分値を制御する。 - 特許庁 - Thus, in this method, the distance between the branching instruction 'jmp label' and the reference label 'label' becomes smaller and the branching instruction 'jmp label' is converted into a shorter code as shown in (b).
そのため、本発明では、（ｂ）に示されるように、分岐命令“jmp label” と参照ラベル“label” との距離が小さくなり、分岐命令“jmp label” はより短いコードに変換される。 - 特許庁 - To delete at least a part of preliminarily compiled loop prologue and loop, kernel code in a microprocessor having plural executing devices which receive an instruction from an instruction pipe line.
命令パイプラインから命令を受取る複数実行装置を有するマイクロプロセッサにおいて、予めコンパイルされたループプロローグとループカーネル・コードの少なくとも一部を削除する。 - 特許庁 - Then a code for allocating an instruction to each thread on a target hardware is generated, the instruction having respective execution paths sequentially optimized in an order of higher execution frequency to lower execution frequency.
そして、実行頻度の高い実行経路から順にそれぞれの経路を最適化した命令を、ターゲットハードウェア上の各スレッドに割りふるコードを生成する。 - 特許庁 - Thus, in the conventional method, distance between the branching instruction 'jmp label' and a reference label 'label' becomes large and the branching instruction 'jmp label' is converted into a long code as shown in (a).
そのため、従来の方法では、（ａ）に示されるように、分岐命令“jmp label” と参照ラベル“label” との距離が大きくなってしまい、分岐命令“jmp label” はロングコードに変換されてしまう。 - 特許庁 - Each line of a logic pattern is read, and when there is any code indicating the presence of an instruction (S12, Yes), the data of the line are read (S14), and when there is any collation pattern corresponding to the instruction (S16, Yes), the instruction is recorded in an instruction recording part 16.
ロジックパターンの各行を読み込み、インストラクションの存在を示すコードがあれば（Ｓ１２、Ｙｅｓ）、その行のデータを読み込み（Ｓ１４）、インストラクションに対応した照合パターンがあれば（Ｓ１６、Ｙｅｓ）、インストラクション記録部１６にインストラクションを記録していく。 - 特許庁 - This instruction code decoding device is provided with an AND circuit 5 and a flip-flop 6 and an inverter 19 as a control signal generating means, and an instruction map selection signal 15 is generated as a control signal for switching an instruction decoder 21 and an instruction decoder 22 by the control signal generating means.
制御信号生成手段としてＡＮＤ回路５とフリップフロップ６とインバータ１９とを設け、制御信号生成手段において、命令デコーダ２１と命令デコーダ２２とを切り替える為の制御信号として命令マップ選択信号１５を生成する。 - 特許庁 - The evaluator 4 outputs a translated latest instruction to the FIFO buffer 5 when there is interference between the latest instruction and the last number instruction of the code buffer 6 or when there is dependency between the translated latest instruction and an instruction stored in the FIFO buffer 5.
評価器４は、翻訳された最新の命令と上記コードバッファ６の最後の数命令との間に干渉があるとき、もしくは上記翻訳された最新の命令と上記ＦＩＦＯバッファ５に保持された命令との間に依存関係があるとき、上記最新の命令をＦＩＦＯバッファ５に出力する。 - 特許庁 - In a first instruction execution stage of an interrupt instruction, the pipeline control part 300 decodes the instruction code of the interrupt instruction, and according to the decoded result, causes an immediate generation part 100 to generate a vector address for reference to branch destination address information corresponding to the interrupt instruction stored in a vector table 220.
パイプライン制御部３００は、割り込み命令の第１の命令実行ステージにおいて、割り込み命令の命令コードをデコードし、デコードした結果に基づいて、即値生成部１００に、ベクタテーブル２２０に格納された割り込み命令に対応する分岐先アドレスの情報を参照するためのベクタアドレスを生成させる。 - 特許庁 - Also, this instruction code decoding device is provided with selectors 3 and 4 and an inverter 20 and OR circuits 8 and 9 as decoder means for instruction decoders 21, 22, 23, and 24, and either the first or second instruction set constituted of the instruction decoders 21, 22, 23, and 24 is controlled to be valid according to the instruction map selection signal 15.
また、命令デコーダ２１，２２，２３，２４に対するデコーダ設定手段としてセレクタ３，４と、インバータ２０と、ＯＲ回路８，９とを設け、命令マップ選択信号１５に応じて命令デコーダ２１，２２，２３，２４により構成される第１若しくは第２の命令セットのいずれか一方が有効となるように制御する。 - 特許庁 - A subroutine detection part 131 performs comparison in which a similar instruction string which is determined to be similar to an instruction string included in an intermediate code obtained by analysing a source program by a prescribed rule is regarded as the same instruction, and detects a subroutine target instruction string group which is an instruction string group changeable to a subroutine.
サブルーチン検出部１３１は、ソースプログラムの解析から得られる中間コードに含まれる命令列に対し、所定規則により類似と判定される類似命令列をも同一命令列とみなす比較を行い、サブルーチン化可能な命令列群であるサブルーチン対象命令列群を検出する。 - 特許庁 - In the case of an instruction word added with an addressing mode and requiring the calculation of the address value, an instruction decoder directly designate a microcode executing only the address calculation, but when it is not such an instruction, the instruction decoder designates the micro-code executing the main processing of the instruction word by a starting address ROM 8.
命令デコーダは、アドレシングモードが付加されアドレス値の計算が必要となる命令語の場合には上記アドレス計算のみを行うマイクロコードを開始アドレスＲＯＭ４によって直接指定し、そうでない場合には命令語の本処理を実行するマイクロコードを開始アドレスＲＯＭ８によって指定する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
