「interface chip」を含む例文一覧(314)
1 2 3 4 5 6 7 次へ＞- Some people refer to it as the ROM chip with a basic set of routines to provide an interface between software and hardware.
/usr/bin/login, 概要 - FreeBSD - RECONNECTABLE CHIP INTERFACE AND CHIP PACKAGE
再接続可能なチップインターフェースおよびチップパッケージ - 特許庁 - INTERFACE DEVICE AND INTER-CHIP COMMUNICATION INTERFACE DEVICE
インターフェース装置及びチップ間通信インターフェース装置 - 特許庁 - ADAPTABLE INTERFACE OF SEMICONDUCTOR CHIP
半導体チップの順応性インターフェース - 特許庁 - MEMORY SYSTEM, MEMORY INTERFACE, AND MEMORY CHIP
メモリシステム、メモリインターフェース及びメモリチップ - 特許庁 - A chip card interface component protects communication with a chip card.
チップカード・インタフェース・コンポーネントは、チップカードとの通信を保護する。 - 特許庁 - IMAGE FORMING APPARATUS, INTERFACE BOARD, INTERFACE CHIP, AND INFORMATION PROCESSOR
画像形成装置、インタフェースボード、インタフェース用チップ及び情報処理装置 - 特許庁 - LIQUID CHROMATOGRAPHY CHIP WITH FLEXIBLE INTERFACE
フレキシブルなインタフェースを有する液体クロマトグラフィーチップ - 特許庁 - LSI CHIP HAVING INTERFACE FUNCTION WITH CPU
ＣＰＵとのインターフェース機能を有するＬＳＩチップ - 特許庁 - INTERFACE CHIP-CAPILLARY CONNECTOR AND ELECTROPHORESIS SYSTEM
インターフェースチップ・キャピラリー連結体および電気泳動システム - 特許庁 - The chip provides a simple interface on its wires.
チップのピンは簡単なインターフェースだけを提供する。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - A data transmission bridge device comprises a first connecting interface, a second connecting interface, and a control chip.
第一接続インターフェースと、第二接続インターフェースと、コントロールチップを備える。 - 特許庁 - In addition, easy expansion of the interface is enabled by using the main chip and providing a switching circuit between the high-order interface and the chip and between the low-order interface and the chip.
また、本チップを使用し、上位インターフェースとチップ間、下位インターフェースとチップ間にスイッチ回路を設けることで更に容易にインターフェースの拡張ができるようになる。 - 特許庁 - ON-CHIP JTAG INTERFACE CIRCUIT AND SYSTEM LSI
オンチップＪＴＡＧインタフェース回路およびシステムＬＳＩ - 特許庁 - The reconfigurable image processing system includes a PCI bus interface chip, a clock control chip and a data path chip.
再構成可能イメージ処理システムは、ＰＣＩバスインターフェースチップ、クロック制御チップおよびデータパスチップをも含む。 - 特許庁 - METHOD FOR FORMING COMPLIANT INTERFACE OF SEMICONDUCTOR CHIP
半導体チップの順応性インターフェースを形成する方法 - 特許庁 - An interface chip 3 having an interface circuit and a functional chip 4 having a logic circuit are stacked on an interface board 2, and they are molded by using a resin 5.
インタフェース基盤２上に、インタフェース回路を有するインタフェースチップ３と論理回路を有する機能チップ４とをスタックして、樹脂５でモールドする。 - 特許庁 - The semiconductor memory module 100 includes an interface chip 110.
半導体メモリモジュール１００は、インターフェースチップ１１０を有する。 - 特許庁 - CHANNEL CHIP FOR EVALUATING SOLID/LIQUID INTERFACE REACTION, AND SOLID/LIQUID INTERFACE REACTION EVALUATING DEVICE USING THE SAME
固液界面反応評価用流路チップ及びそれを用いた固液界面反応評価装置 - 特許庁 - FLIP CHIP INTERFACE CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR OBTAINING THE SAME
半導体メモリ装置のフリップチップインターフェース回路及びその方法 - 特許庁 - The interface chip includes a glass substrate 102 and a silicon mesa 110.
インターフェース・チップは、ガラス基板１０２およびシリコン・メサ１１０を含む。 - 特許庁 - INTERFACE CIRCUIT FOR CHIP FOR NETWORK AND ACCESS TIMING ADJUSTMENT METHOD
ネットワーク用チップのインタフェース回路及びアクセスタイミング調整方法 - 特許庁 - Connection between a high-order interface and a low-order interface is enabled via main chip by using the chip having the high-order interface and the low-order interface and the number of connection between the high-order interface and the low-order interface is easily expanded by extension of the main chips.
上位インターフェース及び下位インターフェースを持つチップを使用することにより上位インターフェース、下位インターフェースを本チップにて接続することができ、かつ本チップの増設にて上位インターフェース、下位インターフェースの接続数が容易に拡張できるようになる。 - 特許庁 - A first LSI chip in the UICC is connected to a CLF chip of an information terminal via an SWP interface and connected to a second chip in the UICC via the other SWP interface.
ＵＩＣＣ内の第１のＬＳＩは情報端末のＣＬＦチップとＳＷＰインターフェースで接続され、ＵＩＣＣ内の第２のチップとも別のＳＷＰインターフェースで接続される。 - 特許庁 - To eliminate the need for supplying a clock signal from an interface chip to a core chip in a stacked semiconductor device.
積層型の半導体装置においてインターフェースチップからコアチップへのクロック信号の供給を不要とする。 - 特許庁 - To reduce a data transfer time between an on-chip interface controller and the outside.
オンチップのインタフェースコントローラと外部との間のデータ転送時間を短縮する。 - 特許庁 - NETWORK INTERFACE CONTROLLING LOCK OPERATION, PACKET DATA COMMUNICATION ON-CHIP INTERCONNECT SYSTEM INCLUDING THE NETWORK INTERFACE, AND METHOD OF OPERATING THE NETWORK INTERFACE
ロックオペレーションを制御するネットワークインターフェイス、このネットワークインターフェイスが含まれたパケットデータ通信オンチップインターコネクトシステムおよびそのネットワークインターフェイスの動作方法 - 特許庁 - The interface card 15 of this image reader 100 is provided with an LSI chip 18 obtained by integrating an interface circuit.
画像読取装置１００のインターフェースカード１５は、インターフェース回路を集積したＬＳＩチップ１８を備えている。 - 特許庁 - Also, the RFID part of the FRID chip is equipped with a communication interface part, and incorporated with a CPU, so as to be integrated into one chip, or the CPU chip is made connectable to the outside.
また、該ＲＦＩＤチップのＲＦＩＤ部に通信インターフェース部を設け、ＣＰＵを内蔵してワンチップ化し又はＣＰＵチップを外部接続可能する。 - 特許庁 - To provide an interface converting circuit applied between a 3D de-interlace chip and a rear-end image compression chip.
３Ｄインターレース解除チップとリアエンド画像圧縮チップとの間に適用されるインターフェース変換回路を提供する。 - 特許庁 - To shorten a time required for testing a semiconductor apparatus comprised of a multi-chip package, a plurality of core chips, an interface chip and the like.
マルチチップパッケージや、複数のコアチップとインターフェースチップからなる半導体装置のテストに要する時間を短縮する。 - 特許庁 - The interface chip IF is provided with a chip selection address generation circuit 42 which generates a chip selection address SID(IF) from address signals and chip selection signals responding to mode signals MODE.
インターフェースチップＩＦは、モード信号ＭＯＤＥに応じてアドレス信号及びチップ選択信号からチップ選択アドレスＳＩＤ（ＩＦ）を生成するチップ選択アドレス生成回路４２を備える。 - 特許庁 - A computing device is connected to the SATA storage device by an interface chip.
コンピューティングデバイスはインターフェースチップによってＳＡＴＡ記憶装置に結合される。 - 特許庁 - An interface chip 2 is laminated on a plurality of laminated semiconductor elements 1.
積層された複数の半導体素子１の上にインターフェースチップ２が積層される。 - 特許庁 - The second input interface is coupled to the display chip to receive the internal video.
第２入力インターフェイスがディスプレイチップに連結されて、内部ビデオを受信する。 - 特許庁 - An interface chip connection body used in this case is so structured that a micro-channel passage of an interface chip with a micro-channel formed on the surface of a substrate communicates with a capillary passage.
基板表面にマイクロチャンネルが形成されたインターフェイスチップのマイクロチャンネル流路とキャピラリー流路とが連通されているインターフェイスチップ連結体を用いる。 - 特許庁 - To reduce the wiring area inside an LSI chip by decreasing the number of wirings between an interface function block inside the LSI chip and each of register blocks, with referrence to an LSI chip having an interface function with a CPU.
ＣＰＵとのインターフェース機能を有するＬＳＩチップに関し、ＬＳＩチップ内におけるインターフェース機能ブロックと各レジスタブロックとの間の配線数を減少させ、ＬＳＩチップ内の配線領域を縮小させる。 - 特許庁 - To properly capture read data output from a plurality of core chips in an interface chip.
複数のコアチップから出力されるリードデータをインターフェースチップにおいて正しく取り込む。 - 特許庁 - The interface chip 110 converts a bit width and performs input/output of data from/to the outside.
インターフェースチップ１１０は、ビット幅を変換して外部へデータの入出力を行う。 - 特許庁 - The device includes a video input interface, a display panel, a display chip, and a panel controller.
前記デバイスが、ビデオ入力インターフェイスと、ディスプレイパネルと、ディスプレイチップと、パネルコントローラとを含む。 - 特許庁 - INTERFACE CHIP-CAPILLARY CONNECTION BODY, ELECTROPHORESIS SYSTEM AND ANALYSIS METHOD USING THE SAME
インターフェイスチップ・キャピラリー連結体と電気泳動システム並びにこれを用いた分析方法 - 特許庁 - PEN, WATCH, COMPUTER PERIPHERALS COMPRISING MEMORY AND CONTROL CHIP, INTERFACE FOR CONNECTING COMPUTER
メモリと制御チップ、コンピューター接続用のインターフェイスを備えたペン・時計・コンピューターの周辺機器 - 特許庁 - Cryptoprocessors feature an on-chip block cipher hardware between the cache and the bus interface.
暗号プロセッサは、キャッシュとバスインタフェース間のオンチップ・ブロック暗号ハードウェアを特徴としている。 - コンピューター用語辞典 - An interface circuit 7 is arranged on the semiconductor chip (3) mounted at the lowermost layer.
最下部に搭載されている半導体チップ３には、インタフェース回路７が設けられている。 - 特許庁 - The image forming apparatus 10 is equipped with a main body side ID chip I/F part 15 being an interface with the ID chip 4.
また、画像形成装置１０は、ＩＤチップ４とのインターフェースである本体側ＩＤチップＩ／Ｆ部１５を備えている。 - 特許庁 - An event concerned with the chip card is reported to the MSA through the chip card interface component and the MSA sorts the chip card and conducts action to the chip card.
チップカードに関連するイベントは、チップカード・インタフェース・コンポーネントを介してモバイル・ソフトウェア・エージェントに通知され、モバイル・ソフトウェア・エージェントは、当該のチップカードを分類した後でチップカードに対するアクションを行う。 - 特許庁 - A semiconductor chip 108 has a first interface 500 for electrical signals and a second interface 600 for optical signals.
半導体チップ１０８は、電気信号用の第１のインタフェース部５００と、光信号用の第２のインタフェース部６００とを有している。 - 特許庁 - A method comprises a lamination step of laminating an interface chip 12b smaller than one face of a memory chip 12a in area on the one face of the memory chip 12a and a filling step of supplying a first encapsulation resin material 16 to a periphery of the memory chip 12a to fill the first encapsulation resin material 16 between the memory chip 12a and the interface chip 12b.
メモリチップ１２ａの一面上に、メモリチップ１２ａの一面よりも面積が小さいインターフェースチップ１２ｂを積層する積層工程と、メモリチップ１２ａの外周部に第１の封止樹脂材１６を供給し、メモリチップ１２ａとインターフェースチップ１２ｂとの間に第１の封止樹脂材１６を充填する充填工程と、を有する。 - 特許庁 - To perform a confirmation test in which a large difference between AC characteristics does not exist in a plurality of current passes concerned in a plurality of through electrodes between an interface chip and a core chip respectively in a semiconductor device of a type using the interface chip.
インターフェースチップを用いるタイプの半導体装置において、インターフェースチップとコアチップ間の複数の貫通電極にそれぞれ関する複数の電流パスで大きなＡＣ特性の差がないことの確認試験を行えるようにする。 - 特許庁 - Also, a switching signal 15 is grounded and a USB interface chip 11 operates as the host side unit.
また、切替信号１５が接地され、ＵＳＢインタフェースチップ１１はホスト側装置として動作する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- 日英対訳文対応付けデータ
- この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
邦題：『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - This work has been released into the public domain by the copyright holder. This applies worldwide.
日本語版の著作権保持者は ©1999
山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
