「layer elements」を含む例文一覧(2250)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 44 45 次へ＞- This ultrasonic transducer 10 has a plurality of piezoelectric elements (represented in piezoelectric elements 121 and 122) and an acoustic matching layer 11.
超音波トランスジューザ１０は、複数の圧電素子（圧電素子１２１，１２２で例示）及び音響整合層１１を有する。 - 特許庁 - In order to reinforce the elements and insulating material transferred to the second substrate, a resin layer is formed to cover the elements and material.
補強のため、第２の基板上に転写された素子及び絶縁性物質を覆って樹脂層を形成する。 - 特許庁 - The heat-resistant layer contains four kinds of elements Na, S, Ca, and Si, and the content of each of the elements is equal to or lower than 1000 ppm.
耐熱層には、Ｎａ，Ｓ，ＣａおよびＳｉの４元素が各１０００ｐｐｍ以下の割合で含まれている。 - 特許庁 - On the AlN buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an active layer 5 and a p-type GaN layer 6 are sequentially laminated and a separation groove A for separating between the elements is formed.
ＡｌＮバッファ層２上には、アンドープＧａＮ層３、ｎ型ＧａＮ層４、活性層５、ｐ型ＧａＮ層６が順に積層され、素子間を分離する分離溝Ａが形成される。 - 特許庁 - On the AlN buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an active layer 5, and a p-type GaN layer 6 are laminated in order, and an isolation groove A isolating elements is formed.
ＡｌＮバッファ層２上には、アンドープＧａＮ層３、ｎ型ＧａＮ層４、活性層５、ｐ型ＧａＮ層６が順に積層され、素子間を分離する分離溝Ａが形成される。 - 特許庁 - The plurality of the memory elements are each an element in which a first conductive layer, an organic compound layer and a second conductive layer are sequentially laminated.
複数の記憶素子の各々は、第１の導電層と、有機化合物層と、第２の導電層が順に積層された素子である。 - 特許庁 - A plurality of semiconductor elements 2 are mounted close to the Ag layer 24.
そ次に、Ａｇ層２４に複数の半導体素子２を隣接して搭載する。 - 特許庁 - FILM WITH TRANSPARENT CONDUCTIVE LAYER, FLEXIBLE FUNCTIONAL ELEMENTS, AND MANUFACTURING METHODS THEREFOR
透明導電層付フィルムとフレキシブル機能性素子、およびそれらの製造方法 - 特許庁 - Switchboad fabrics 10 and 20 are provided with the sets of switchboard core/access layer(SCAL) elements.
交換機ファブリックは交換機コア・アクセス層（ＳＣＡＬ）要素のセットとを含む。 - 特許庁 - To protect junction leakage in the resistive elements of a diffusion layer having a silicide structure.
シリサイド構造を有する拡散層抵抗素子のジャンクションリークを防止する。 - 特許庁 - As its layered elements, there are a layer of fullerene and that of fluoride of a given thickness.
その層化素子には、フラーレンの層と所定厚さのフッ化物の層がある。 - 特許庁 - METHOD FOR MANUFACTURING METAL CHIP FROM LAYER CONTAINING SEVERAL ELEMENTS BY USING PLASMA
プラズマを用いて幾つかの要素を含む層から金属チップを製造する方法 - 特許庁 - The light transmitting material layer 130 covers the plurality of light emitting elements 120.
透光性材料層１３０は、複数の発光素子１２０を覆っている。 - 特許庁 - The element layer 1 is provided with a plurality of organic EL elements 10 which are arranged at different locations within the flat surface of the layer 1.
素子層１は、各々が平面内の異なる位置に配置された複数の有機ＥＬ素子１０を有する。 - 特許庁 - The light uniforming element 25 includes light deflection elements 28, a light propagation layer 23 and a light diffusion layer 26.
光均一素子２５は、光偏向要素２８及び光伝搬層２３と光拡散層２６で構成される。 - 特許庁 - The reflective elements can include a reflective layer on the spreader region and/or a reflective layer on a portion of the encapsulant.
反射要素はスプレッダ領域に反射層および／または封止材の一部に反射層を含むことができる。 - 特許庁 - The metal layer 94 is a layer made of any one of silver, gold, copper, paladium, or platinum, or of an alloy made of these elements.
金属層９４は、銀、金、銅、パラジウム、または白金のいずれか、またはこれらの合金からなる層である。 - 特許庁 - A resistance circuit includes resistive elements R1, TR, and R2 comprising a p-type diffusion layer formed in an n-type layer.
抵抗回路は、Ｎ型層に形成されたＰ型拡散層からなる抵抗素子Ｒ１，ＴＲ，Ｒ２を含む。 - 特許庁 - To keep low the contact resistance between a chromium layer and an ITO layer etc., as elements of wiring for external connection.
外部接続用配線の要素であるクロム層とＩＴＯ層等との間のコンタクト抵抗を低く維持する。 - 特許庁 - The printed circuit board comprises passive elements which includes a single layer or more layers of insulating layer and wiring layer and comprises any one or more passive elements among the capacitor, a resistance element, and an inductor in at least one layer of insulating layers, the insulating layer comprising passive elements is formed of a porous insulating material.
１層またはそれ以上の絶縁層と配線層を有し、そのうち少なくとも１層の絶縁層にコンデンサ、抵抗素子、インダクタのうちいずれか１つ以上の受動素子を内蔵した受動素子内蔵プリント配線板において、該受動素子が内蔵されている絶縁層を多孔質の絶縁材料より構成する。 - 特許庁 - Moreover, in the light-emitting elements 5r, 5g, 5b, a layer having the same constitution except the light-emitting layer 9-3 constituting the light-emitting functional layer 9 is installed as a common layer.
また発光素子５ｒ，５ｇ，５ｂにおいて、発光機能層９を構成する発光層９-3以外の同一構成の層が共通層として設けられている。 - 特許庁 - Then, a dielectric layer (an 'ON' layer 61) of the capacitive elements 600a, 600b are formed simultaneously with a dielectric layer (the 'ON' layer 61) of the cell capacities 700a, 700b.
次に、容量素子６００ａ、６００ｂの誘電体層（ＯＮ層６１）を、セル容量７００ａ、７００ｂの誘電体層（ＯＮ層６１）と同時に形成する。 - 特許庁 - In a substrate for active elements, on the upper side of a channel layer 12 and a contact layer 14, a low reflective layer 2a is formed, on which an uppermost layer of source wiring 6b is provided.
アクティブ素子基板において、チャネル層１２及びコンタクト層１４の上部に低反射層２ａを形成し、その上に最上層ソース配線６ｂを設ける。 - 特許庁 - A resistor row is composed of a plurality of resistor elements 5 formed of an impurity diffusion layer, and resistor elements 5a having the same element shape with the resistor element 5 are arranged on both sides of the resistor row composed of the resistor elements 5.
不純物拡散層により形成された複数の抵抗素子５の列の両側に、抵抗素子５と素子形状が同じ抵抗素子５ａを配置する。 - 特許庁 - The reflection layer contains 90.0-99.9 atomic % noble metal or alloy of noble metal and other noble metal and preferably one or more elements selected from the group consisting of group VA elements and group VIA elements of the periodic table as components other than the noble metal.
貴金属以外の成分としては、周期表ＩＶＡ族、ＶＡ族およびＶＩＡ族からなる群より選ばれる1種以上の元素が好ましい。 - 特許庁 - Then power is supplied from a 3rd layer microstrip line 7 to the slot antenna elements 6 and power is supplied to the patch antenna elements 4 in the same way as the slot antenna elements 6 or from other system.
そして、第３層のマイクロストリップ線路７からスロットアンテナ素子６に給電し、パッチアンテナ素子４の給電はスロットアンテナ素子６と同じかあるいは別系統で行う。 - 特許庁 - A substrate 1 cornprising a metalized layer 32 on its surface, circuit elements 30 and 31 mounted on the substrate 1, and a solder layer 7 for connecting the metalized layer 32 to the circuit elements 30 and 31, are provided.
表面にメタライズ層３２を備えた基板１と、基板１上に搭載された回路素子３０、３１と、メタライズ層３２と回路素子３０、３１とを接続するはんだ層７とを有する。 - 特許庁 - In addition, the conductive layer is protected from capacitive coupling with other constitution elements of the device by arranging a separator layer 22 under the layer 4.
またセパレータ層（２２）を導電層の下に配置することによって、装置の他の構成要素との容量性結合から導電層を保護する。 - 特許庁 - The elements 13b included in the portions corresponding to the thin layer and the elements 13a and 13c included in the portions corresponding to layers adjacent to this thin layer are fixed and coupled.
薄肉層に相当する部分に含まれる要素１３ｂと、この薄肉層に隣接する層に相当する部分に含まれる要素１３ａ、１３ｃとは、固着結合される。 - 特許庁 - Elements 410a and 410b are formed on the surface of the solder resist layer 408.
ソルダーレジスト層４０８表面に素子４１０ａおよび４１０ｂを形成する。 - 特許庁 - To be concrete, an area of the opening of a light shielding layer within the display elements of transferring side is narrower than an area of the opening of a light shielding layer within the residual display elements.
具体的には、転写側表示素子内の遮光層の開口部の面積は、前記残余の表示素子内の遮光層の開口部の面積よりも狭い。 - 特許庁 - Furthermore, on the anode wiring layer 6 and the flattened layer 7, the image display device has light-emitting elements 12 and element separating layers 11 for separating the light-emitting elements 12 from each other into every display pxcel.
そして、アノード配線層６および平坦化層７上には発光素子１２と、表示画素ごとに発光素子１２を分離するための素子分離層１１とを有する。 - 特許庁 - Pole-like projections 12 to be intruded into the other layer more deeply in comparison with the projecting rib elements, are formed on one layer at positions corresponding to the network knot of the projecting rib elements.
さらに、凸型リブ要素の網目結節相当位置に、一方の層の一部が凸型リブ要素よりも深く他方の層内に侵入する柱状突起１２を形成する。 - 特許庁 - To lay separate circuit elements of a semiconductor device and wirings on an upper layer, without giving the potential influence on lower layer circuit elements through capacitance coupling.
半導体装置において、下層の回路素子に容量結合を介して電位的な影響を及ぼすことなく、別の回路素子や配線を上層側に配置する。 - 特許庁 - A resist layer 8 is formed in the region corresponding to semiconductor elements 12 for masking.
半導体素子１２に相当する領域にレジスト層８を形成してマスキングする。 - 特許庁 - Semiconductor elements (51, 52, 53, 54, 55, and 56) are mounted on each conductor pattern of the uppermost conductor layer (11).
最上導体層(11)の各導体パターンに、半導体素子(51,52,53,54,55,56) が実装される。 - 特許庁 - The integrated circuit uses an upper polysilicon layer 6, corresponding to upper electrodes of two-layer polysilicon capacitor elements as resistance elements composed of polysilicon resistors R1-R4.
２層ポリシリコン容量素子における上部電極に相当する上層ポリシリコンレイヤ６をポリシリコン抵抗Ｒ１〜Ｒ４からなる抵抗素子として使用するようにした。 - 特許庁 - To provide a highly reliable thermoelectric module that has excellent junction between a metal bonding layer and thermoelectric elements and suppresses deviation in positions of the thermoelectric elements even if the metal bonding layer is softened by heat generated by the thermoelectric elements.
金属接合層と熱電素子との接合が良好で、熱電素子の発熱によって金属接合層が軟化しても熱電素子の位置ずれの発生を抑制できる信頼性の高い熱電モジュールを提供する。 - 特許庁 - The above process for distributing nonmetallic elements comprises a process for forming a compound layer made of semiconductor elements and nonmetallic elements on the semiconductor layer, a process for distributing compound layer's nonmetallic elements to a surface-adjacent area through recoiling due to the radiation of particle energy lines onto the compound layer and a process for removing the compound layer.
非金属元素を分布させる工程は、半導体層の上に、半導体元素と非金属元素とからなる化合物層を形成する工程と、化合物層に粒子エネルギー線を照射して化合物層に含まれる非金属元素を反跳により半導体層の表面近傍の領域に分布させる工程と、化合物層を除去する工程とを含む。 - 特許庁 - The light emitting diode comprises two series connected light emitting diode elements in which a dielectric protective layer is the same as a bonding metal layer in a structure.
誘電保護層とボンディング金属層と構造が同様で直列する二つの発光ダイオード素子で構成する。 - 特許庁 - This illumination apparatus (1) includes a plurality of semiconductor light-emitting elements (5), a reflective layer (3, 23), and a translucent adhesive layer (6).
照明装置(1)は、複数の半導体発光素子(5)、反射層(3, 23)および透光性の接着層(6)を備えている。 - 特許庁 - Many MTJ elements are formed by transcribing the post region on each layer lower than the mask spacer layer (third etching).
このポスト領域をマスクスペーサ層から下の各層に転写して複数のＭＴＪ素子を形成する（第３エッチング）。 - 特許庁 - Among all the display elements, display elements of transferring side which contain a part of a predetermined transferring region 56 of scanning side alignment layer 36 as the first alignment layer are constructed to have the same transmissivity as that of residual display elements other than the display elements of transferring side among all the display elements 61.
全ての表示素子のうち、含まれる第１配向層が走査側配向膜３６の予め定める転写領域５６の一部分である転写側表示素子は、全ての表示素子６１のうちの転写側表示素子以外の残余の表示素子と透過率が等しくなるように、構成される。 - 特許庁 - An optical adhesive is applied to first optical elements 11, 21 to form an adhesive layer 13, second optical elements are stuck together on the adhesive layer 13 to press mutual principal planes, and the adhesives of the adhesive layer 13 between the first optical elements 11, 21 and the second optical elements which are pressed are hardened.
第１の光学素子１１，２１に光学接着剤を塗布して接着層１３を形成し、この接着層１３の上に第２の光学素子を貼り合わせて互いの主面同士を押し当て、押し合わされた第１の光学素子１１，２１と第２の光学素子との間の接着層１３の接着剤を硬化させる。 - 特許庁 - The middle part of the first and the second long and slender elements is covered with an elastic layer 72.
第１及び第２の細長い要素の中間部分を弾性層７２で包囲する。 - 特許庁 - The material of the amorphous alloy layer 5 may be metallic glass comprising three or more elements.
アモルファス合金層５の材料は、３つ以上の元素からなる金属ガラスでもよい。 - 特許庁 - A light emitting module (6) includes a module substrate (25), a light reflection layer (28), and light emitting elements (41).
発光モジュール(6)は、モジュール基板(25)、光反射層(28)および発光素子(41)を備えている。 - 特許庁 - For the outer ring 1 and the rolling elements 2, a DLC layer is formed on their whole surfaces.
外輪１およびころ２についても表面全体にＤＬＣ層を形成する。 - 特許庁 - The metal layer 3 contains elements such as Cu, Ni, Au, Pd, etc., and is formed by plating and sticking.
メタル層３は、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄ等であり、メッキ及び貼付けにより形成する。 - 特許庁 - To provide circuit elements whose characteristics can be controlled independently of a semiconductor layer which is a base.
下地の半導体層と独立して特性調整が行える回路素子を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
