「logics」を含む例文一覧(115)

1 2 3 次へ＞
  • intensional logics
    内包的論理学 - Weblio英語基本例文集
  • The most basic sort of many-valued logics are three-valued logics.
    多値論理の種類で最も基本的なものは3値論理である。 - コンピューター用語辞典
  • To facilitate management of business logics, such as modification, addition and deletion.
    簡便にビジネスロジックの修正、追加、削除などを管理する。 - 特許庁
  • Additional control logics 40 and 50 execute sequential rules between entry types.
    追加の制御ロジック40、50が、エントリタイプ間の順序規則を実行する。 - 特許庁
  • To provide a logic equivalence verification method which can correctly verify the logic equivalence between two logics even when a new logic is added to only one of both logics.
    一方にのみ追加論理がある場合でも、二つの論理間の論理等価検証を正しく行う論理等価検証方法を提供する。 - 特許庁
  • Each logic area 30 is provided with plural small areas 50 constituted of programmable logics.
    各ロジック領域は、プログラマブルロジックからなる複数の小領域を備える。 - 特許庁
  • Next, of the logics in the module specified, logics that are not necessary in the reproduction of the problem are deleted, and HDL data capable of reproducing the problem is automatically created.
    つぎに、特定されたモジュール内の論理のうち、不具合の再現に必要のない論理を削除し、不具合を再現可能なＨＤＬデータを自動的に生成する。 - 特許庁
  • Further, an increase in the scale of the hardware for realizing a plurality of logics can be suppressed.
    また複数の論理を実現するためのハードウェアの規模の増大を抑えることができる。 - 特許庁
  • a proof technique which combines techniques from Petri net theory and from temporal logics
    ペトリ・ネット理論からの技術と時相論理からの技術とを組合わせた立証技術 - コンピューター用語辞典
  • To properly perform scheduling of a series of business logics, according to the statuses of a plurality of framework servers.
    複数のフレームワークサーバのステータスに応じて一連のビジネスロジックのスケジューリングを適切に行なう。 - 特許庁
  • When both the logics are matched, the control part 21 executes the registration processing of a formal version of spread sheet file.
    両者のロジックが一致した場合、この正式版の表計算ファイルの登録処理を実行する。 - 特許庁
  • To carry out a series of business logics in the form maximally close to a real-time operation form.
    一連のビジネスロジックを、完全にリアルタイムではなくても、できるだけリアルタイムに近い態様で、実行する。 - 特許庁
  • Concerning other logics or the like, the speculative request may be processed similarly for improving the system performance.
    その他のロジック等は、同様にシステムパフォーマンスを向上させるために投機的要求処理してもよい。 - 特許庁
  • Besides, it adjusts the time taken for transferring a frame to internal logics after receipt thereof according to the value of the path delay.
    さらに、パスディレイの値によってフレームを受信してから内部論理に渡すまでの時間を調節する。 - 特許庁
  • In addition, plural allocating order logics are provided to execute these parameter change and priority order replacement.
    また、割付順序ロジックは複数個設け、これらのパラメータ変更及び優先順序の入れ替えを行う。 - 特許庁
  • To efficiently carry out layout by decreasing the duty cycle of logics for a multiplexer section for multiplexing metadata or the like.
    メタデータ等を多重する多重部等のロジックの使用率を下げ、効率良くレイアウトするようにする。 - 特許庁
  • A PWM control part 11 generates first/second PWM signals whose logics are reverse to each other.
    ＰＷＭ制御部１１は、互いに論理が反転する第１および第２のＰＷＭ信号を生成する。 - 特許庁
  • A Kana-Kanji conversion-prediction engine (core part) 42 determinates the priority order of conversion logics on the basis of the priority of respective conversion logics in the combination of conversion logics applicable to a character string to be converted and generates a conversion candidate list for the character string to be converted by using a Kana-Kanji conversion-prediction dictionary 44 in accordance with the priority order.
    仮名漢字変換−予測エンジン（コア部）４２は、変換ロジックの優先順位を、変換対象文字列に適用可能な変換ロジックの組み合わせにおける各変換ロジックの優先度に基づいて判別し、その優先順位に従って、仮名漢字変換−予測辞書４４を用いて変換対象文字列に対する変換候補リストを生成する。 - 特許庁
  • To solve a problem such that the effect of parallelism is lowered by the bottleneck of communication as the number of divided logics increases since it is necessary to communicate the event information of signals spread between processors and time information for synchronism through a network when the respective object logics divided by a parallel logic simulator for dividing and parallel executing simulation object logics are divided although they are simulated on independent memory spaces.
    シミュレーション対象論理を分割して並列実行させる並列論理シミュレータにおいて分割したそれぞれの対象論理は、独立したメモリ空間上でシミュレーションさせるが分割した場合、プロセッサ間にまたがる信号のイベント情報及び同期のための時刻情報をネットワークを介して通信しなければならない。 - 特許庁
  • To test a multistage tristate control logic formed by connecting tristate logics in a serial direction simply and by a small-scale circuit.
    トライステートを直列方向に接続した多段のトライステート制御論理のテストを簡便かつ小規模回路で実現する。 - 特許庁
  • To provide a technique for performing early prototyping verification of a plurality of logics at high speed with the same system substrate.
    複数論理のアーリープロトタイピング検証を、同一のシステム基板で高速に実行することのできる技術を提供する。 - 特許庁
  • To obtain a semiconductor integrated circuit that makes it easy for the user to design logics and saves user logic regions.
    ユーザーにおけるロジック設計を簡易化できるとともに、ユーザーロジック領域を節約できる半導体集積回路を得る。 - 特許庁
  • To regulate access to secure data when it is necessary to share data between various sections among processing logics.
    処理ロジックのうちの種々の部分の間でデータを共用しなければならない場合、セキュアデータへのアクセスを規制すること - 特許庁
  • When the potential levels of the bit lines BLXn and BLZn are reverse, the logics of the data buses DBX and DBZ are inverted.
    ビット線ＢＬＸｎ，ＢＬＺｎの電位レベルが逆のときは、データバスＤＢＸ，ＤＢＺの論理が反転する。 - 特許庁
  • The written doctrine is a logic and theory written on the sutras of Hokekyo, in other words, Monsho (the logic of Buddhism clearly written on a sutra) and Risho (Monsho having convincing logics).
    文上の教相とは、法華経の経文の上に示された理論理屈、つまり文証と理証である。 - Wikipedia日英京都関連文書対訳コーパス
  • A signal latch circuit such as a flip-flop circuit is configured by the wired logics and the entire logic circuit including both a combination circuit and a sequence circuit is configured by wired logic circuits mainly employing wired logics.
    フリップフロップ回路のような信号保持回路を配線による論理により構成できるようにして、組合せ回路と順序回路の両方を含む論理回路全体を、配線結合を主体とした配線による論理回路により構成するようにした。 - 特許庁
  • In a list of HDL files, names for specifying logics are changed so that they cannot be inferred, and comments are deleted.
    ＨＤＬファイル一覧のうち、論理を特定するための名称を類推不能に変更するとともに、コメントを削除する。 - 特許庁
  • A positive/negative logic changeover means 14 of this prize coupon issuing apparatus changes over between the positive/negative logics of the counting signals.
    景品引換券発行装置１０の正負論理切替手段１４で計数信号の正負論理の切り替えが行われる。 - 特許庁
  • Furthermore, memories indicate a method of fetching images into a user's interface device and are capable of having logics which are so constituted as to fetch images.
    メモリはさらに、ユーザインターフェースデバイスに画像取り込み手法を表示し、画像を取り込むように構成された論理を有し得る。 - 特許庁
  • Furthermore, it mounts a variable logic circuit 120 (FPGA) capable of composing desired logics so as to construct analog test circuits in the FPGA 120.
    さらに、任意の論理を構成可能なＦＰＧＡ（１２０）を搭載して、このＦＰＧＡ内にアナログテスト回路を構築するようにした。 - 特許庁
  • This image processor 100 includes a plurality of processing means which are formed of wired logics and in a functional unit for performing the processing of printing.
    画像処理装置１００は、布線論理で形成され印刷処理の実行にかかわる機能単位の複数の処理手段を備える。 - 特許庁
  • A SAM respectively prepares logics 12-1 to 12-n for calculating key information to access a different area of a different IC card.
    SAMには、異なるICカードの、異なる領域にアクセスするための鍵情報を算出するロジック１２−１乃至１２−ｎがそれぞれ用意されている。 - 特許庁
  • The test circuit 5 measures characteristics of the combinational logics 2, 4 themselves and detects failures therein as well as locating failures in the memory cells 3.
    このテスト回路５により、組み合わせ回路２，４自体の特性測定や故障検出して、且つメモリセル３の故障箇所を検出する。 - 特許庁
  • A logic-synthesized net list 22 at a gate level is produced by synthesizing logics while holding layers on the basis of RTL data 21.
    ＲＴＬデータ２１に基づいて階層を保持したまま論理合成を行うことにより、ゲートレベルの論理合成後ネットリスト２２を生成する。 - 特許庁
  • The first and second thresholds Vh1 and Vh2 are set such that all combinations of the output logics corresponding to shift positions are different from each other.
    第１及び第２の閾値Ｖｈ１，Ｖｈ２は、各シフト位置に対応する出力論理の組合せがすべて異なるように設定される。 - 特許庁
  • With respect to a plurality of kinds of control parameters of the vehicle, the requirement is output from a plurality of the control logics having the individual purposes.
    車両における複数種類の制御パラメータに対して、個々の目的を有する複数の制御ロジックの各々から要求を出力する。 - 特許庁
  • An on-vehicle server 2 connected to packet communication equipment 1 is provided with a programmable logic 11 provided with a prescribed number of version upgrade logics 11a.
    パケット通信機１と接続された車載サーバ２には、所定個数のバージョンアップロジック１１ａを備えたプログラマブルロジック１１が設けられている。 - 特許庁
  • In order to remove arbitrary standard cell logics, the output terminal loop of the standard cell can be raised up to a mask-programmable metal level.
    任意の標準セル論理を除去するため、標準セルの出力端子ループをマスクプログラム可能金属レベルまで上昇させりことができる。 - 特許庁
  • Information of a dither pattern to be used is acquired from a memory in which a plurality of halftone logics are stored in accordance with a plurality of dither patterns, information of the dither patterns and the plurality of dither patterns (S40).
    そのため、サイズが異なる様々なディザパターンに最適な処理を行うことはできず、その結果、ハーフトーン処理を高速に行うことができない。 - 特許庁
  • The extracted gates are substituted with gates 101-1 to 103-1, 106-1, 108-1, 110-1 to 112-1 inverted in logics of output states.
    抽出したゲートを出力段の論理を反転したゲート１０１−１〜１０３−１，１０６−１，１０８−１，１１０−１〜１１２−１に置換する。 - 特許庁
  • To improve isolation between input ports by combining power connection logics through the use of the isolator group and an input port and arranging at least one isolator group with at least one power source.
    信号特性において最小の劣化で、高パワーアプリケーションに対して入力ポートの間のアイソレーションが改善した高パワーコンバイナを提供する。 - 特許庁
  • This calculator uses a same quotient/root digit set {-1, 1, 0, and +1} to the radix - 2 SRT (Shortest Remaining Time) algorithm and is provided with quotient/square root prediction table logics 40 and 42.
    本発明は、基数−２ＳＲＴアルゴリズムとの同一な商／ルートデジットセット｛−１、１、０、＋１｝を使用し、商／平方根予測テーブルロジック４０，４２を備える。 - 特許庁
  • Performances of all applicable video coding systems/logics are improved by such improvements shown by the invention and by other improvements.
    本明細書で提示されるそのような改良および他の改良によって、すべての適用可能なビデオ・コーディング・システム／ロジックの性能をかなり改善する。 - 特許庁
  • Depending on whether we admit arbitrary nesting of selective path quantifiers and temporal operators, we obtain the two alternating-time temporal logics ATL and ATL*.
    選択的経路量化記号と時相演算子の任意のネスティングを認めるかどうかに従って, 二つの時間交代性時相論理, ATLとATL*とが得られる. - コンピューター用語辞典
  • In such configurations, the scan chain registers can be used for loading a filter coefficient and limited logics and routing resources on the device are prevented from being utilized.
    この構成においてフィルタ係数をロードするためスキャンチェーンレジスタを使用し得、デバイス上の限られたロジックおよびルーティングリソースの使用を回避する。 - 特許庁
  • The respective requirements from the plurality of the control logics are arbitrated for each kind of the control parameters, and thereby, target values of the control parameters are respectively determined.
    複数の制御ロジックの各々からの要求を制御パラメータの種類毎に調停することにより各制御パラメータの目標値を決定する。 - 特許庁
  • The sub CPU 12 has a plurality of gain adjustment logics for independently carrying out the adjustment of gain regarding a plurality of control systems, selectively carries out a plurality of gain adjustment logics based on an information of control form informed from the main CPU 11 and returns the feed-back gain after adjustment to the main CPU 11.
    サブＣＰＵ１２は、複数の制御系について個々にゲイン調整を行う複数のゲイン調整ロジックを有し、メインＣＰＵ１１より通知される制御形態情報に基づいて前記複数のゲイン調整ロジックを選択的に実施し、調整後のフィードバックゲインをメインＣＰＵ１１へ返信する。 - 特許庁
  • Thus, the scan chain registers can be used for loading a filter coefficient and limited logics and routing resources on the device are prevented from being utilized.
    このような構成においてフィルタ係数をロードするためにスキャンチェーンレジスタを使用することができ、デバイス上の限られたロジックおよびルーティングリソースを使用することが回避される。 - 特許庁
  • To provide a data enciphering/deciphering circuit for supporting a plurality of enciphering/deciphering systems with a small circuit scale by solving problems of complete gate wired logics and general processor systems.
    完全なゲートワイヤードロジックや汎用プロセッサ方式の問題点を解決し、小さな回路規模で複数の暗復号方式をサポートするデータ暗復号回路を提供する。 - 特許庁
  • Then the logics of both circuits A and B are compared with each other in consideration of the additional logic and by means of the additional logic information of the circuit A, and the result of this comparison is outputted.
    次に、論理回路Ａの追加論理情報を用いて、この二つの論理回路に対し、追加論理を考慮した論理比較を行い、その比較結果を出力する。 - 特許庁
1 2 3 次へ＞

例文データの著作権について