「memory buffer」を含む例文一覧(3204)
＜前へ 1 2 .... 55 56 57 58 59 60 61 62 63 64 65 次へ＞- The electronic camera 1 reads from information on motion pictures which are picked up by an imaging device 8 and recorded in a buffer memory 12 according to a time sequence, images from a plurality of time points in the motion picture information according to the time sequence, and displays each of the images as a motion picture, within the same screen.
電子カメラ１は、撮像素子８で撮像され時系列にしたがってバッファメモリー１２に記録された動画情報から、該動画情報における複数の時点からの画像を該時系列にしたがって読み出して、同一の画面内にそれぞれ動画で表示する。 - 特許庁 - Image data picked up by an objective optical system 4 and A/D-converted are temporarily stored in a memory 8 and then inputted into a correction portion of the chromatic aberration of magnification for carrying out the correction of the chromatic aberration of magnification through a buffer 21 whose storage capacity is limited in an aberration correction portion 10.
対物光学系４を用いて撮像され、Ａ／Ｄ変換された画像データはメモリ８に一時格納された後、収差補正部１０内の制約された記憶容量のバッファ２１を経て倍率色収差補正を行う倍率色収差補正部に入力される。 - 特許庁 - A device power supply area 120 which is unitarily power-controlled includes a general DMA controller 132 for transferring PCM data stored in a buffer memory, each peripheral device 134 of the DMA controller, and a system controller 124 which transmits a DMA transfer request.
一元に電源制御がなされるデバイス電源領域１２０において、バッファメモリに格納されたＰＣＭデータを転送可能な汎用ＤＭＡコントローラ１３２、該汎用ＤＭＡコントローラの各周辺デバイス１３４、ＤＭＡ転送要求を伝達するシステムコントローラ１２４が設けられている。 - 特許庁 - While continuously holding values still necessary for succeeding scanning positions by a memory buffer out of already calculated integral images for the search window, integral images are calculated only for an area to be newly added to the search window for each scanning, by utilizing an already calculated value of a noticed pixel point.
また、既に計算した検索ウィンドウ分の積分画像のうち、後続のスキャン位置でまだ必要な値はメモリー・バッファーに保持し続けながら、スキャンする度に新たに検索ウィンドウに加わる領域についてのみ、計算済みの注目画素点の値を利用して積分画像を計算する。 - 特許庁 - The buffer server 14 receives the transfer of multimedia information by the remote direct memory access function from the disk server 15 via a plurality of connections corresponding to bands required for transfer of multimedia information based on a reproduction request from a terminal 11 and distributes the multimedia information to the terminal 11.
バッファサーバ１４は、端末１１からの再生要求に基づくマルチメディア情報の転送に必要な帯域に対応した複数のコネクションを介してディスクサーバ１５から遠隔ダイレクトメモリアクセス機能によりマルチメディア情報の転送を受け、端末１１に配信する。 - 特許庁 - At the time of this comparison, when the amount of audio data stored on the buffer memory 17 is larger, the amount of data to be compared is increased and when it is smaller, the amount of data to be compared is decreased, thereby the continuity of the audio data is maintained and the sound flying or sound interruption is prevented.
比較する際、バッファメモリ１７上に記憶されているオーディオデータの量が多いときは、比較するデータ量を多くし、少ないときは比較するデータ量を少なくすることにより、オーディオデータの連続性を保ち、音飛びや音切れを防止することができる。 - 特許庁 - Then, in the control LSI 1, a selector 11 for switching output signals g1 from the internal circuit 14 of the control LSI 1 to the memory 8 for the data storage and the signals i1 inputted from external input/output signals d1 through an interface buffer 3 is provided.
このセレクタ１１により、制御ＬＳＩ１が選択されている動作モード時には、メモリ８は、その制御ＬＳＩ１が使用し、またメモリを内蔵していないその他の制御ＬＳＩ２が選択されている動作モード時には、制御ＬＳＩ１の外部端子には、メモリ８の信号が割り付けられる。 - 特許庁 - In each photographing, image data of only components with aberration corrected is read from an image sensor 3 and stored in a buffer memory 6, and when image data based on the whole wavelength range is stored, an image processing circuit 7 combines respective image data to obtain one piece of image data.
各撮影において、収差の補正を行った成分のみの画像データを撮像素子３から読み出してバッファメモリ６に記憶しておき、全波長帯に対応する画像データを記憶させた時点で、画像処理回路７において各画像データを合成して１つの画像データを得る。 - 特許庁 - When the stored data quantity of the buffer memory decreases up to a predetermined lower limit value, the movement of the scanning position is resumed, by using a scanning resuming position backward by a predetermined movement quantity from the scanning stoppage position, where the movement is stopped as a lead-off scanning position, and generation of the image data is resumed.
バッファメモリのデータ蓄積量が所定の下限値まで減少した場合には、移動を停止した走査停止位置から所定の移動量だけ戻った走査再開位置を先頭走査位置として、走査位置の移動を再開し、画像データの生成を再開する。 - 特許庁 - This system is provided with a request outstanding buffer(ROB) for recording the data request, a remote access cache(RAC) for caching the result of a preceding memory request to a request node and a directory (20) for recording the whole state of a cache line inside the system.
上記システムは、データ要求を記録するための要求未了バッファ（ＲＯＢ）と、要求ノードに対し先行するメモリ要求の結果をキャッシュするための遠隔アクセスキャッシュ（ＲＡＣ）と、システム内のキャッシュラインの全域的ステートを記録するためのディレクトリ（２０）とを含んでなる。 - 特許庁 - The anti-alias font generator is provided with a stipple buffer 3 which holds gradation data of the anti-alias font, a source color register 4 which sets a font display color, and a blender 5 which takes the gradation data as a blend coefficient and blends the value of the source color register and a destination color value on a frame memory in accordance with the blend coefficient.
アンチエリアスフォントの階調データを保持するスティプルバッファ３と、フォント表示色を設定するソースカラーレジスタ４と、前記階調データをブレンド係数として、このブレンド係数に従って前記ソースカラーレジスタの値と、フレームメモリ上のディスティネーションカラー値とをブレンドするブレンダー５とを備えた。 - 特許庁 - Moreover, a counter 21 counting the number of units of picture information, an address buffer 22 storing leading addresses and a judgment means judging completion codes are provided in the controller 12 and the controlling of a memory 13 is performed according to the count value, the address information and the judgment signal in the controller 12.
さらにこのメモリコントローラ１２には、画像情報の単位の数を計数するカウンタ２１と先頭アドレスを記憶するアドレスバッファ２２と終了コードを判別する判別手段２３とが設けられ、これらの計数値、アドレス情報及び判別信号に従ってメモリ１３の制御が行われる。 - 特許庁 - In a MA (memory access) stage, data (the head address of the interruption processing routine) loaded through a data bus 30 according to a set address outputted from an EXE (operation execution)/MA buffer 4 to an address bus 20 are directly supplied to a program counter 7 through multiplexers 9 10 without intervention of a command decode stage.
ＭＡステージの時に、ＥＸＥ／ＭＡバッファ４からアドレスバス２０に出力された設定アドレスに従って、データバス３０を介してロードされたデータ（割込処理ルーチンの先頭アドレス）を、命令デコードステージを介在させることなく、マルチプレクサ９，１０を介して直にプログラムカウンタ７に供給する。 - 特許庁 - A controller causes the encryption means to encrypt data received from a host and to transfer the encrypted data to the write means through a buffer memory during a normal encryption process, and to re-encrypt the data recorded on the storage medium during a re-encryption process.
コントローラは、通常暗号化処理を行う場合にホストから受信したデータを前記暗号化手段により暗号化して当該暗号化データをバッファメモリを経由してライト手段に転送し、再暗号化処理を行う場合に前記記憶媒体に記録されているデータを再暗号化する。 - 特許庁 - After data read out from a memory cell matrix 14 in parallel are held in a data latch 17, they are selected successively by an output selector 18 according to timing signals SL0 to SL15 given from a controller 20 and output in series from an output buffer 19 as output data DO.
メモリセルマトリックス１４から並列に読み出されたデータは、データラッチ１７に保持された後、コントローラ２０から与えられるタイミング信号ＳＬ０〜ＳＬ１５に従って順次出力セレクタ１８によって選択され、出力バッファ１９から出力データＤＯとして直列に出力される。 - 特許庁 - Related to the code and information bit outputted from the element-coding circuits 101 and 102, a prescribed amount of them is accumulated in the registers 110 and 111, and a data is cut off at a convenient point and written in a buffer memory 104 for settling unconformity of word width between memories.
また、要素符号化回路１０１，１０２から出力される符号および情報ビットについては、レジスタ１１０，１１１に所定量だけ蓄積した後、区切りのよい位置でデータを切り出してバッファメモリ１０４に書き込み、メモリ間のワード幅の不整合を解消する。 - 特許庁 - This semiconductor memory includes a storage section 104, a buffer circuit 106 for inputting each bit signals of data from the storage section 104, and an I/O wiring 108 which is closely extended on a semiconductor substrate with interval and to guide the bit signal to the outside of the device.
記憶部１０４と、記憶部１０４からのデータの各ビット信号を入力とするバッファ回路１０６と、前記ビット信号を装置外部に導くべく半導体基板上に間隔をおき近接して延在しバッファ回路１０６の出力に接続されたＩ／Ｏ配線１０８とを含んでいる。 - 特許庁 - When the comparison part 8b detects matching of the counted value and the counted value of the second counter 8a an address information calculation part 5 inputs address information in the buffer 3 of the compression frame specified by the counted value from an address detection part 8c and calculates the address information on a flash memory 11 of the specified frame.
比較部8bがそのカウント値と第二のカウンタ8aのカウント値との一致を検出した時、アドレス情報算出部5は、そのカウント値で特定される圧縮フレームのバッファ3でのアドレス情報をアドレス検出部8cから入力し、その特定フレームのフラッシュメモリ11上のアドレス情報を算出する。 - 特許庁 - To provide an interface controller, a read access control method, and an information processor having the interface controller capable of memory read access avoiding an overflow of a receiving buffer, while maintaining versatility as the processor without applying a load to an issuer of a read request.
リードリクエストの発行者に負荷を与えることなく、かつ、装置としての汎用性を維持するとともに、受信バッファのオーバーフローを回避したメモリリードアクセスを可能とするインタフェースコントローラ、リードアクセス制御方法及び該インタフェースコントローラを備える情報処理装置を提供することである。 - 特許庁 - Next, the image drawing circuit rotates the display direction of the image for the ornament symbol display device with the display direction different by an angle of 90 degrees as shown in Fig.31(C), and re-composes the image in the composite image stored in the frame buffer memory as shown in Fig.31(D).
次に、描画回路は、図３１（Ｃ）に示すように、表示方向が９０度異なる装飾図柄表示装置用の画像の表示方向を９０度回転させ、図３１（Ｄ）に示すように、この画像をフレームバッファメモリに格納された合成画像に再度合成する。 - 特許庁 - When a sector having a last address written therein is filled up, and a buffer memory 10 stores information of a predetermined threshold or more, a microcomputer 12 instructs a driver 8 to stop operations of a disk motor 2, an optical pickup 3, and a carriage motor 4, and then erases the sector.
マイクロコンピュータ１２が、ラストアドレスを書き込んでいるセクタが一杯になった場合に、バッファメモリ１０に予め定めた閾値以上蓄積されている場合は、ディスクモータ２、光ピックアップ３およびキャリッジモータ４の動作を停止させるようにドライバ８へ指示をした後に当該セクタの消去を行う。 - 特許庁 - When a spin up of an HDD is started after loading an OS and device drivers in a second domain 42 on a RAM 2, and following this, a buffer memory 43 is created in a first domain 41 to secure a domain for writing data when there is a writing request to the HDD.
ＲＡＭ２上の第２の領域４２にＯＳやデバイスドライバをロードした後、ＨＤＤのスピンアップが開始されると、それに付随して、第１の領域４１にはバッファ用メモリ４３を生成して、ＨＤＤへの書き込み要求があった場合にデータを書き込む領域を確保する。 - 特許庁 - Then data conversion processing is conducted by interlocking the memory section 18 and the CPU 11 with each other, and the line control section 12 generates a transmission signal, on the basis of the obtained data after conversion, and this transmission signal is transmitted to a transfer destination registered in the telephone directory buffer 25.
そして、メモリ部１８とＣＰＵ１１とを連係させてデータ変換処理を行い、得られた変換後のデータに基づいて回線制御部１２において、送出信号を生成し、この送出信号を電話帳バッファ２５に登録されている転送先に向けて送出する。 - 特許庁 - The circuit is provided with a classification block 107 classifying a still picture into groups, a buffer memory 105 which temporarily preserves incidental information such as a position required for displaying the image of the group on one screen at every group and a recording circuit 106 recording incidental information which is temporarily preserved on the recording medium 103.
静止画をグループに分類する分類ブロック１０７と、グループの画像を一画面に表示するのに必要な位置などの付帯情報をグループ毎に一時保存するバッファメモリ１０５と、前記一時保存された付帯情報を記録媒体１０３に記録する記録回路１０６を備える。 - 特許庁 - In a servo controller 20 to perform a bonding motion control, the command signal R(t) for a position command and a load command sent from a command generation part 22, and the feedback signal B(t) of a position signal, a load signal and a temperature signal from a bonding head 5, are stored in a buffer memory 30.
ボンディング動作制御を行なうサーボコントローラ２０において、指令生成部２２から発せられた位置指令及び荷重指令の指令信号Ｒ(t)と、ボンディングヘッド５からの位置信号や荷重信号、温度信号のフィードバック信号Ｂ(t)とをバッファメモリ３０に保存する。 - 特許庁 - A table that a DTS extracted by a DTS extract means 103, an ID issued by each picture from an ID addition means 104 is related to an address of an input buffer 105 storing a head of a picture is created in a DTS, ID, storage address storage memory 106.
ＤＴＳ，ＩＤ，格納アドレス保持メモリ１０６に、ＤＴＳ抽出手段１０３で抽出されたＤＴＳとＩＤ付加手段１０４でピクチャ毎に発行したＩＤとピクチャの先頭を格納した入力バッファ１０５のアドレスとを関連づけたテーブルを作成する。 - 特許庁 - The video recorder is configured such that a 1st storage reproduction device 14, a 2nd storage reproduction device 17, a buffer memory 15, an encoder 11, a decoder 16, and a microcomputer 300 are connected to a bridge 12 and a mixing device 100 and a switcher 400 freely control an input/output of the encoder 11 and the decoder 16.
ブリッジ１２に対して第1の記憶再生装置１４、第2の記憶再生措置１７、バッファメモリ１５、エンコーダ１１、デコーダ１６マイクロコンピュータ３００を接続し、ミキシング装置１００とスイッチャ−４００により、エンコーダ１１、デコーダ１６の入出力を自在に制御する構成である。 - 特許庁 - Since the image of an original by one page is read, encoded and stored, the image of original can be read and stored at a high speed, without having to increase the data capacity of a buffer memory 13 or increase the share rate of an internal bus 14 for image transfer.
１ページ分の原稿画像の読み取り、符号化、および、蓄積動作が行われるので、バッファメモリ１３のデータ容量を増大したり、あるいは、画像転送による内部バス１４の占有率を上げることなく、原稿画像を高速に読み込み、蓄積することができるようになる。 - 特許庁 - The circuit, which can operate independently of the processor, (i) monitors write-in to the local memory on the message having a first pointer, and (ii) programs the DMA engine so as to copy a first buffer identified by the first pointer in response to the first pointer having a non-zero value.
回路は、プロセッサとは独立に動作することが可能で、（ｉ）第１のポインタを有する前記メッセージに関して前記ローカル・メモリへの書込みをモニタし、（ｉｉ）非ゼロ値を有する第１のポインタに応答して第１のポインタによって識別される第１のバッファをコピーするようにＤＭＡエンジンをプログラムする。 - 特許庁 - When a 2nd optical disk is inserted (YES at #7) before a lapse of a predetermined time (NO at #6), the optical disk device initializes the 2nd disk (#8) after halting recording to the spare disk, and records the data (#9) stored in the buffer memory after halting the recording to the spare optical disk.
所定時間が経過する前に（＃６においてＮＯ）、２枚目の光ディスクが挿入されると（＃７においてＹＥＳ）、予備ディスクへの記録を中止した後、２枚目の光ディスクを初期化し（＃８）、予備の光ディスクへの記録を中止してからのバッファメモリに蓄積したデータを記録する（＃９）。 - 特許庁 - A template motion prediction and compensation unit 76 performs motion prediction and compensation processing in integral pixel units of an inter-template prediction mode based upon an image, read out of a screen rearrangement buffer 62, to be inter-encoded and a reference image supplied from a frame memory 72 through a switch 73.
テンプレート動き予測・補償部７６は、画面並べ替えバッファ６２から読み出されたインター符号化が行われる画像と、スイッチ７３を介してフレームメモリ７２から供給される参照画像に基づいて、インターテンプレート予測モードの整数画素単位の動き予測と補償処理を行う。 - 特許庁 - A path control means 12 controls switching between a first path 18 through which image data inputted from the reader 11 is compressed by a compression means 13 and is stored in the buffer memory 14 for input and a second path 19 through which the image data is stored without being compressed.
経路制御手段１２は、読み取り装置１１から入力される画像データを圧縮手段１３で圧縮処理して入力用バッファメモリ１４に格納する第１経路１８と、圧縮処理せずに格納する第２経路１９との切り替えを制御する。 - 特許庁 - In addition, a change in filling rate of a buffer memory 21b is monitored, it is determined that congestion occurs in a first PPG device 1 when the filling rate exceeds h%, and the response time to the push transfer request in the input side interface 21a is delayed.
また、バッファメモリ２１ｂにおける充填率の変化を監視し、充填率がｈ％を超えた際には第１ＰＰＧ装置１において輻輳が発生したと判断して、入力側インタフェース２１ａにおけるプッシュ転送要求に対する応答時間を遅延させる。 - 特許庁 - The proper restart position of the recording operation is detected by using data in a buffer memory 12 even when the recording terminal whereon the previous recording is interrupted by the occurrence of servo error, etc., is inaccurate, and the recording operation restarts from this side than the inaccurate recording terminal caused by the occurrence of servo error, etc.
サーボエラーの発生等により前回の記録を中断した記録終端が不正確な場合においても、バッファメモリ１２内のデータを使用して適正な記録再開位置を検出し、サーボエラーの発生等による不正確な記録終端よりも手前から記録を再開する。 - 特許庁 - To provide a developer for photosensitive polyimides, with which polyimide patterning for interlayer insulating films for multi-layered circuit boards and for α-ray shield layers, buffer coat layers and others for semiconductor memory devices is attained within a shorter period of time than with conventional developers and with which high resolution of developed patterns is ensured.
本発明は、多層配線板用の層間絶縁膜や半導体メモリー素子用のα線遮蔽膜、バッファーコート膜などのポリイミドパターン加工を従来と比較し短時間にて行え、現像パターンの解像度が高い感光性ポリイミド用現像液を提供する。 - 特許庁 - A packet relay apparatus 100 includes: a buffer memory 122 including a plurality of queues for temporarily storing packets; and storage sections for storing a plurality of first queue lengths indicating respective queue lengths of the queues and a second queue length indicating a value corresponding to the sum total of the plurality of first queue lengths, respectively.
パケット中継装置１００は、パケットが一時的に格納される複数のキューを含むバッファメモリ１２２と、各キューのキュー長をそれぞれ示す複数の第１のキュー長と、複数の第１のキュー長の合計に応じた値を示す第２のキュー長と、がそれぞれ記憶される記憶部とを備える。 - 特許庁 - A control part 22 issues by banks READ command for reading data recorded on a hard disk 30 out to one bank of a buffer memory 15 and a WRITE command for wiring data to the hard disk 30 by reading the data read out to the one bank, so that the data are rerecorded.
ハードディスク３０に記録されているデータをバッファメモリ１５の１つのバンクに読み出すＲＥＡＤコマンド、および１つのバンクに読み出されたデータを用いてハードディスク３０へのデータの書き込みを行うＷＲＩＴＥコマンドをバンク毎に制御部２２から発行して、データの再記録処理を行う。 - 特許庁 - To provide a multiprocessor system which prevents calling losses at the time of recovery, simplifies a recovery process and increases the speed of recovery in the event of failure when a plurality of processes access a shared memory, and which provides system reliability, and flexibility derived from a buffer given a large working capacity.
マルチプロセッサシステムにおいて、複数のプロセッサが共有メモリにアクセスしているときの障害発生時に、リカバリ時の呼損の防止，リカバリ処理の簡素化，復旧の高速化，システムの信頼性および大きな作業容量を割り当てられたバッファによる柔軟性を有するマルチプロセッサシステムを提供する。 - 特許庁 - When data recorded in a series of sectors including a defective sector are read, data of the defective sector are also read out to a buffer memory and appropriate data among the data corresponding to the plurality of defective sectors and recorded in the alternate tracks are successively read out to shorten seek time and rotational delay time.
欠陥セクタを含む一連のセクタに記録されたデータをリードする場合、欠陥セクタのデータをもバッファメモリに読み出し、続けて交替トラックに記録された複数の欠陥セクタ対応データの中から適切なデータを読み出すことによりシーク時間＋回転待ち時間を短縮する。 - 特許庁 - When recording data is supplied from a host PC 110, the recording data is supplied to a laser driver 19 through a buffer memory 36, an encoder 17, and a strategy circuit 18, irradiation of a laser beam in accordance with the recording data is performed for an optical disk D, and information recording is performed.
ホストＰＣ１１０から記録データが供給された場合、その記録データがバッファメモリ３６、エンコーダ１７、ストラテジ回路１８を介してレーザドライバ１９に供給され、記録データに応じたレーザ光の照射が光ディスクＤに対して実施されて情報記録が行われる。 - 特許庁 - When data recording and reproducing are performed in a physical sector unit, that is larger than a logical block in the case of recording the data on an optical disk 10 in a logical block unit, the data of a physical sector where a part of the data read in the physical sector unit are replaced with data to be recorded are read to a buffer memory 29.
光ディスク１０にデータを論理ブロック単位で記録する際に、データの記録再生が論理ブロックよりも大きい物理セクタ単位で行われるとき、物理セクタ単位で読み出されたデータの一部が記録するデータで置き換えられる物理セクタのデータをバッファメモリ２９に読み出す。 - 特許庁 - When the terminal equipment 2 requests data retrieval, the range management control part 4 selects the range having the groups including the row matched with a retrieval condition, and the data access control part 6 writes the groups belonging to the range selected by the range management control part 4 to the buffer memory 951 by a group unit.
端末装置２がデータ検索要求時、範囲管理制御部４は検索条件に合う行を含むグループを有する範囲を選択し、データアクセス制御部６は範囲管理制御部４が選択した範囲に属するグループをグループ単位にバッファメモリ９５１に書き出す。 - 特許庁 - When continuous image pickup signals are buffer-linked to a memory 4 and recording is performed intermittently for a disk medium 9, when recording in intermittent recording is re-started, address detection for deciding a recording re-start position is started from a position going back to a recording finish position of the previous time.
連続的な撮像信号をメモリ４にバッファリングし、間欠的にディスク状媒体９に記録を行なう際に、間欠記録における記録再開時に、前回の記録終了位置より遡った位置から記録再開位置を決めるためのアドレス検出を開始する。 - 特許庁 - Desired data are read out of an optical disk 2 and stored in a buffer memory 9 in the unit of blocks, whether there has been abnormality during data read processing from the optical disk is detected in the unit of sectors, and reproduction abnormality information on each sector as a detection result is stored in registers 13 and 14 alternately.
光ディスク２から所望のデータを読み出し、ブロック単位でバッファメモリ９格納するとともに、光ディスク２からのデータ読み出し処理中に異常があったか否かをセクタ単位で検出し、該検出結果である各セクタの再生異常情報を各レジスタ１３，１４に交互に格納する。 - 特許庁 - In a picture recording system 13, a digital picture signal from the picture buffer memory part 10 is compressed by a picture compressing part 11, and the compressed picture signal and the index information including the picture source ID generated by the index generating part 29 are written in a recording medium 16.
画像記録系１３では画像バッファメモリ部１０からのデジタル画像信号が画像圧縮部１１で圧縮処理され、圧縮画像信号はインデックス生成部２９によって生成された画像ソースＩＤを含むインデックス情報とともに記録媒体１６に書き込まれる。 - 特許庁 - Relating to an information processor having a display controller 103 performing a display processing with respect to a display device 104, rotational displays are realized with a low-capacity buffer memory 108 by installing a controller which is independent from an ordinary display controller and which performs only the rotating operation of display data in the information processor.
表示装置に対する表示処理を行なう表示制御装置を有する情報処理装置において、通常の表示制御装置とは独立した表示データの回転操作のみを行なうコントローラを設けることで低容量のバッファメモリで回転表示を実現する。 - 特許庁 - When the display of a user interface screen is instructed, an HTML generator 23 reads out an attribute value necessary for the screen display from an attribute buffer 21 and changes an input element in an HTML type template file stored in a template memory 22 in accordance with the attribute value.
ユーザーインターフェース画面の表示が指示されると、ＨＴＭＬジェネレータ２３は、画面表示に必要な属性値を属性バッファ２１から読み出し、テンプレートメモリ２２に格納されたＨＴＭＬ形式のテンプレートファイルのうち、入力用の要素を属性値に応じて変更する。 - 特許庁 - To reduce the capacity of a buffer memory while improving affinity with a computer by inputting/outputting data even with the computer by applying a recording apparatus and a recording method to a video data recorder having an interface with the computer, for example.
記録装置及び記録方法に関し、例えばコンピュータとの間のインターフェースを有するビデオデータの記録装置に適用して、コンピュータとの間でもデータを入出力できるように構成して、コンピュータとの親和性を高める場合でも、バッファメモリの容量を小さくすることができるようにする。 - 特許庁 - The terminal 1 may have a fixed utilization information memory 104 which previously stores the user utilization information or may receive the utilization information from a user managing server which already stores user utilization information corresponding to user identifiers, thereby controlling the token buffer controllers 102, 106.
ユーザ利用情報を予め蓄積した固定利用情報蓄積部１０４を有してもよいし、ユーザ識別子に対応するユーザ利用情報を蓄積したユーザ管理サーバから、ユーザ利用情報を受信してトークンバッファ制御部１０２及び１０６を制御してもよい。 - 特許庁 - To provide a memory control system capable of shaping a waveform causing malfunction and then obtaining a reliable waveform suppressing cost increase by not using a guard ground requiring a large wiring space and then controlling the output delay time of a buffer so that simultaneous switching of signals themselves is eliminated.
配線スペースを多く必要とするガードアースを使用せずに、信号自体の同時スイッチングをなくすようにバッファの出力遅延時間を制御することにより、誤動作の原因となる波形を整形し、信頼性の高い波形をコストアップを抑えて得ることができるメモリ制御方式を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
