「memory cache」を含む例文一覧(2237)
＜前へ 1 2 .... 16 17 18 19 20 21 22 23 24 .... 44 45 次へ＞- In a development support system which performs product development of a user system using the MPU which carries a built-in flash memory, a cache memory corresponding to the memory space of the above built-in flash memory is connected to the emulation module of the above user system and the emulator, and this cache memory executes the function of the built-in flash memory by proxy, and the emulation is performed.
内蔵フラッシュメモリを搭載したＭＰＵを用いたユーザシステムの製品開発を行なう開発支援システムにおいて、前記ユーザシステムと接続するエミュレータのエミュレーションモジュールには、前記内蔵フラッシュメモリのメモリ空間と対応したキャッシュメモリを接続し、このキャッシュメモリが内蔵フラッシュメモリの機能を代行して、エミュレーションを行なう。 - 特許庁 - To provide the memory managing method of an operating system for preventing the occurrence of any cache miss against any writing in an adjacent memory block even when performing access to a memory block boundary part by cache line access, and for preventing the occurrence of memory destruction due to write back in a simple constitution.
キャッシュラインアクセスでメモリブロック境界部分にアクセスしても、隣接するメモリブロックへの書き込みに対してキャッシュミスが発生せず、ライトバックによるメモリ破壊の発生を防止でき、簡単な構成でメモリ破壊を防止するオペレーティングシステムのメモリ管理方法を提供する。 - 特許庁 - To speed up processing while keeping the consistency of data stored in a shared memory and a cache in a shared memory distribution type parallel computer having plural nodes each of which is provided with a processor, a part of the shared memory, a memory controller, and a cache and connecting respective nodes by inter-connection net routers corresponding to respective nodes.
プロセッサと、共有メモリの一部と、メモリコントローラと、キャッシュとを有するノードを複数有し、各ノードは、各ノードに対応する相互結合網ルータにより結合された分散共有メモリ型並列計算機において、共有メモリとキャッシュのデータの一貫性を保ちつつ高速化を実現する。 - 特許庁 - To reduce the amount of data to be transferred from an external memory, while limiting small mounting capacity of a cache memory when adopting a configuration where the cache memory is provided in addition to the external memory, when performing processing on an HD image size, or the like, of a large angle in a moving image decoding apparatus.
動画像復号化装置において、画角の大きいＨＤ画像サイズなどの処理を行う場合に、外部メモリに加えてキャッシュメモリを設ける構成を採用するとき、そのキャッシュメモリの実装容量を小さく制限しつつ、前記外部メモリからのデータ転送量を削減する。 - 特許庁 - This processor has: an instruction pipeline executing a processor instruction for defining a memory access size; and a cache memory including mapping logic wherein a cache line is stored in a plurality of memory banks each having a block size larger than the memory access size and wherein a group of consecutive bits of a size equal to the memory access size is stored in different memory banks among the plurality of memory banks.
本発明にかかるプロセッサは、メモリアクセスサイズを定義するプロセッサ命令を実行する命令パイプラインと、メモリアクセスサイズより大きいブロックサイズを有する複数のメモリバンクにキャッシュラインを格納し、この複数のメモリバンクのうちの異なるものに上記メモリアクセスサイズに等しいサイズの連続したビットのグループを格納するマッピングロジックを含むキャッシュメモリとを具備する。 - 特許庁 - To provide a throughput control apparatus and method for suppressing a transmission delay and the capacity of a cache memory.
スループット制御装置及び方法において、伝送遅延を抑え、かつ、キャッシュメモリの容量を抑える。 - 特許庁 - To use the result of a memory referring operation such as a cache miss from a program with further low overhead.
キャッシュミスなどのメモリ参照動作の結果をより低いオーバヘッドでプログラムから利用可能とする。 - 特許庁 - To provide a method, a circuit and a system for using an idle time of a dynamic frequency scaling cache memory.
ダイナミック周波数スケーリングキャッシュメモリの休止時間を利用する方法、回路及びシステムを提供する。 - 特許庁 - To provide a semiconductor memory for easily testing a DRAM of a cache DRAM.
キャッシュＤＲＡＭにおけるＤＲＡＭ部のテストを容易に行なうことができる半導体記憶装置を提供する。 - 特許庁 - A plurality of the processing circuits 124 commonly use the cache memory 123 in the same back end apparatus 120.
複数の処理回路１２４は、同じバックエンド装置１２０内にあるキャッシュメモリ１２３を共用する。 - 特許庁 - If the command does not access a cache line in the same memory as the command in the queue, no collision with the queue is caused.
コマンドがキューにあるコマンドと同じメモリーのキャッシュラインにアクセスしない場合、キューと衝突しない。 - 特許庁 - Data are written in a memory module 104 and at the same time, similar data are written in a write cache protecting circuit 105 as well.
メモリーモジュール(104)にデータを書き込むと同時に、ライトキャッシュ保護回路(105)にも同様のデータを書き込む。 - 特許庁 - The end users' computers store pre-computed data assemblies received from the server in a cache memory.
エンドユーザのコンピュータは、サーバから受信した予め計算されたデータの集合をキャッシュ・メモリに保存する。 - 特許庁 - The above-described storage element is used for a storage device such as a register and a cache memory that the signal processing circuit has.
上記記憶素子を、信号処理回路が有する、レジスタやキャッシュメモリなどの記憶装置に用いる。 - 特許庁 - This data is stored in the form of a virtual composite object in a cache memory or a cluster of a server 106.
このデータを、キャッシュ・メモリまたはサーバ１０６のクラスタに、仮想複合オブジェクトの形態で保存する。 - 特許庁 - To analyze a source program, and to generate an object program for dynamically controlling a cache memory from software.
原始プログラムを解析し、キャッシュメモリをソフトウェアから動的に制御する目的プログラムを生成する。 - 特許庁 - An FFT operation part 10 performs the real FFT operation on the data stored in the cache memory 13.
ＦＦＴ演算部１０は、キャッシュメモリ１３の格納するデータについて、実数ＦＦＴ演算を行う。 - 特許庁 - What is required for expanding the scale is only adding a required number of adapters 1, 2 and cache memory 3 of these.
規模を拡大するには、必要な数だけこれらアダプタ１，２及びキャッシュメモリ３を付加するだけでよい。 - 特許庁 - To more efficiently use a cache memory to improve response performance in a storage system.
ストレージシステムにおいて、キャッシュメモリをより有効に使用してレスポンス性能をより向上できるようにする。 - 特許庁 - In the case an e-mail file is newly written in the cache memory when a plurality of e-mail files are stored in the cache memory to be in a flowing state, a portion of the plurality of e-mail files that have been already stored in the cache memory is eliminated so as to preferentially leave e-mail files corresponding to a condition that corresponds to user preference.
キャッシュメモリに電子メールファイルが複数格納されて、フロー状態であるときに、新たに電子メールファイルがキャッシュメモリに書き込まれる際、ユーザーの嗜好に応じた条件に応じた電子メールファイルが優先的に残されるように、キャッシュメモリに既に格納されている複数の電子メールファイルの一部が削除される。 - 特許庁 - In the case of write/read of the entered sector, this cache memory 1 is accessed.
そして、エントリしたセクタに書き込み／読み出しを行う場合は、このキャッシュメモリ１に対してアクセスを行う。 - 特許庁 - SRAM arrays 120-1, 120-2 constitutes a sub-storage section functioning as a cache memory.
ＳＲＡＭアレイ１２０−１および１２０−２はキャッシュメモリとして機能する副記憶部を構成する。 - 特許庁 - CACHE MEMORY CONTROLLER AND CONTROL METHOD, CENTRAL PROCESSOR AND PROCESSING METHOD, AND INFORMATION PROCESSOR
キャッシュメモリ制御装置、キャッシュメモリ制御方法、中央処理装置、情報処理装置、中央処理方法。 - 特許庁 - To detect a near sequential I/O and to perform the lookahead of data from a magnetic disk drive to a cache memory.
ニアシーケンシャルＩ／Ｏを検出し、磁気ディスクドライブからキャッシュメモリへのデータの先読みを行うこと。 - 特許庁 - To provide improved cache buffer control for a storage device having a nonvolatile memory medium.
不揮発性メモリ媒体を有する記憶装置に対して改善されたキャッシュ・バッファ制御を提供する。 - 特許庁 - Data input from a host is transferred to and stored in a prescribed area 3A of the cache memory 2.
ホスト３から入力されたデータは、キャッシュメモリ２の所定領域３Ａに転送されて記憶される。 - 特許庁 - Data read from an optical disk 10 and prefetched cache data are temporarily stored in a buffer memory 38.
光ディスク１０から読み出したデータ及び先読みしたキャッシュデータをバッファメモリ３８に一時保存する。 - 特許庁 - Any memory that your programs do not actively allocate is used within the FreeBSD kernel as disk cache.
プログラムが確保しているメモリ以外のすべてのメモリは、 FreeBSDカーネル内でディスクキャッシュとして利用されます。 - FreeBSD - Then, sound data is read out from a disk and the sound data is transferred to the recording area for non-compressed data of the HD via a cache memory 12A and also it is transferred from the cache memory 12A to a compression expansion engine 13 where it is compressed and the compressed sound data is transferred to the recording area for compressed data via a compression cache memory 61.
その後、ディスクから音声データが読み出され、キャッシュメモリ１２Ａを介してHDの非圧縮データ用記録領域に転送されるとともに、キャッシュメモリ１２Ａから音声データが圧縮伸長エンジン１３に転送され、そこで圧縮され、圧縮キャッシュメモリ６１を介してHDの圧縮データ用記録領域に転送される。 - 特許庁 - To improve the performance of a processor system by preventing the data throughput of a cache memory consisting of multiple banks from being degraded by a bank competition due to simultaneous issue of requests to the same bank of the cache memory in a processor which has a capability to process a lot of access requests to the cache memory.
マルチバンクで構成されるキャッシュメモリへの複数のアクセス要求を処理する能力をもつプロセッサにおいて、キャッシュメモリの同一バンクへの要求を同時に発行することにより生じるバンク競合によってキャッシュメモリのデータ・スループットが低下することを防いで、プロセッサシステムの性能を改善する。 - 特許庁 - Result data RST read from the cache memory 40 are stored in the result storage area 60.
キャッシュメモリ４０から読み出される結果データＲＳＴは、結果格納領域６０に格納される。 - 特許庁 - To provide an information-relaying system that converts data by the effective use of cache memory when the data are relayed.
キャッシュを有効に活用してデータ中継時にデータの変換を行う情報中継システムの提供。 - 特許庁 - To generate a program load module for automatically maintaining cache consistency between a cache memory of each processor and a main memory or between cache memories with each other even if a plurality of partial programs for reading and writing the same data are respectively allocated to a plurality of processors sharing the main memory are carried out.
同一データを読み書きする複数の部分プログラムが、主記憶を共有する複数のプロセッサにそれぞれ割り当てられて実行されても、各プロセッサのキャッシュ・メモリと主記憶の間、あるいはキャッシュ・メモリ相互間においてキャッシュの一貫性が自動的に維持されるプログラムのロードモジュールを生成すること。 - 特許庁 - To provide a reliable discless network-bootable computer by using a local nonvolatile memory (NVM) cache.
ローカル不揮発性メモリ（ＮＶＭ）キャッシュを使用して信頼性のあるディスクレスネットワークブータブルコンピュータを提供する。 - 特許庁 - For example when the capacity of the cache memory is reduced, an "instruction for reduction" is output from a processor 11.
たとえば、キャッシュメモリの容量を削減させる場合、プロセッサ１１より“削減の指示”が出力される。 - 特許庁 - To verify validity in the real operation environment of cache constitution of a current computer and to predict cache performance for the design of a next computer by receiving a memory access request to a computer in operation and simulating the operation of a memory access request by a cache memory whose constitution can be optionally set.
稼働中の計算機のメモリアクセス要求を受け取り、任意に構成の設定が可能なキャッシュメモリによりそのメモリアクセス要求の動作を模倣することにより、現行計算機のキャッシュ構成の実稼働環境における妥当性の検証や、次期計算機の設計に対するキャッシュ性能予測を行う。 - 特許庁 - Thus, an instruction code cached in the instruction cache memory is fetched and an arithmetic operation is carried out (S28).
このため、命令キャッシュメモリにキャッシュされている命令コードがフェッチされ、演算が実行される（Ｓ２８）。 - 特許庁 - The auxiliary signal is stored in a small-sized cache memory 26 and can be accessed later in place of the main signal.
補助的信号は小型のキャッシュ・メモリ２６に記憶されて、後でメイン信号の代わりにアクセスできる。 - 特許庁 - To efficiently generate parity by using a cache memory without causing overhead of a system.
キャッシュメモリ利用によるパリティ生成がシステムのオーバヘッドを招くことなく効率的に行えるようにする。 - 特許庁 - To improve the performance of a cache memory used by a digital data processing system, and to reduce its power consumption.
デジタルデータ処理システムで使用されるキャッシュメモリの性能向上と電力消耗を低減すること。 - 特許庁 - To register data referred to in a document in a cache memory of a printing apparatus in accordance with the location of reference.
文書内で参照されるデータを参照場所に応じて印刷装置のキャッシュメモリに登録する。 - 特許庁 - Then, the requested data and look-ahead data read out of the magnetic disk are stored in the cache memory 12.
そして、磁気ディスクから読出された要求されたデータ及び先読みデータをキャッシュメモリに格納する。 - 特許庁 - To reduce the performance deterioration of a cache memory due to thrashing without lowering the processing speed and mounting efficiency.
スラッシングによるキャッシュメモリの性能低下を、処理速度・実装効率を低下させることなく軽減する。 - 特許庁 - A disk interface control part 23 performs a write back processing of the DIRTY data on the cache memory 22.
ディスクインタフェース制御部２３は、キャッシュメモリ２２上のＤＩＲＴＹデータのライトバック処理を行う。 - 特許庁 - In a computer system (10) including a central processing unit (21), a cache memory (22) and a main storage device (30), the cache memory includes a control circuit (CTL) for making the prescribed way of the cache memory store data to be read from the main storage device according to access to an address in a prescribed address section by the central processing unit.
中央処理装置（２１）、キャッシュメモリ（２２）および主記憶装置（３０）を含むコンピュータシステム（１０）において、キャッシュメモリは、中央処理装置による所定のアドレス区間内のアドレスへのアクセスに伴って主記憶装置から読み出されるデータをキャッシュメモリの所定のウェイに格納させる制御回路（ＣＴＬ）を備える。 - 特許庁 - A main controller 125a writes data transferred from a data transfer circuit into a cache memory 124-1.
主コントローラ１２５ａは、データ転送回路から転送されたデータをキャッシュメモリ１２４−１に書き込む。 - 特許庁 - A cache memory 3 temporarily stores the write data transmitted to a storage 5 by a unit of page from a host device.
キャッシュメモリ３はホスト装置からページ単位でストレージ５に送られるライトデータを一時的に格納する。 - 特許庁 - To provide a method for executing a real time task by a digital signal processing processor using a cache memory.
キャッシュメモリを使用するデジタル信号処理プロセッサにより、リアルタイムタスクを実行する方法を提供する。 - 特許庁 - To provide a cache controller for improving latency caused by access to a remote memory.
リモートメモリに対するアクセスで生じるレイテンシを改善することができるキャッシュ制御装置を提供する。 - 特許庁 - Also, when a power source abnormality signal is input, all data in the cache are rewritten in the external memory.
また、電源異常信号が入力されると、キャッシュ中の全てのデータを外部メモリに書き戻す。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
