「memory cache」を含む例文一覧(2237)
＜前へ 1 2 .... 24 25 26 27 28 29 30 31 32 .... 44 45 次へ＞- If the writing destination of the data belongs to the area specified by the resisters R1, R2, the data and the address corresponding thereto are transferred to other cache controller 125-2 by an inter-cache communication controller 125c and written into a cache memory 124-2 by the controller 125-2.
このデータの書き込み先がレジスタＲ１，Ｒ２の指定する領域に属している場合、そのデータ及び対応するアドレスがキャッシュ間通信コントローラ１２５ｃにより他のキャッシュコントローラ１２５−２に転送されて、当該コントローラ１２５−２によりキャッシュメモリ１２４−２に書き込まれる。 - 特許庁 - With respect to the semiconductor integrated circuit incorporating a data cache and the at-speed test method thereof, decoding is executed without considering fixed bits to map a plurality of addresses of the data cache to one address of a on-chip memory per prescribed address unit when address decoding of the data cache is performed.
ここに開示されたデータキャッシュが内蔵した半導体集積回路およびそれの実速度テスト方法は、データキャッシュのアドレスデコーディング時、一定ビットを考慮しなくデコーディングを実行して、データキャッシュの複数個のアドレスを所定のアドレス単位ごとにオンチップメモリの一つのアドレスにマッピングさせる。 - 特許庁 - A computer that executes a disk array constitution program when relocating a file from a hard disk to a flash memory, stores the file in a cache memory instead of immediately writing it to the flash memory when the file size is smaller than the block size of the flash memory.
本発明に係るディスクアレイ構成プログラムを実行するコンピュータは、ファイルをハードディスクからフラッシュメモリに再配置する際に、ファイルサイズがフラッシュメモリのブロックサイズより小さい場合は、ファイルをフラッシュメモリに即座に書き込まずにキャッシュメモリに格納しておく。 - 特許庁 - To provide a code generation method and a compiler which can efficiently arrange data in a program on a computer provided with an on-chip memory having a function for changing memory capacity to be allocated according to a program and a built-in memory such as a cache memory.
プログラムによって割当てるメモリ容量を変更する機能を有するオンチップメモリおよびキャッシュメモリ等の内蔵メモリを備えた計算機に対して、プログラム中のデータを効率良く配置することができるコード生成方法およびコンパイラを提供する。 - 特許庁 - When a power failure occurs during erasure processing of the flash memory 150, the erasure block management table 43 is referred to, and the data corresponding to the erasure from the flash memory 150 based on the data storage situation are newly evacuated to the flash memory 150 from a cache memory 130.
フラッシュメモリ１５０の消去処理中に停電が起こった場合には、消去ブロック管理テーブル４３を参照し、データ記憶状況に基づいてフラッシュメモリ１５０から消去した分のデータを、キャッシュメモリ１３０からフラッシュメモリ１５０に再度退避させる。 - 特許庁 - A method of storing data transferred from an I/O device, a network, or a disk into a portion of the cache or other fast memory, without also writing it to the main memory is provided.
本発明は、Ｉ／Ｏ装置、ネットワーク、又はディスクから転送されたデータを、メイン・メモリにも書き込むことなく、キャッシュの一部又は他の高速メモリに記憶する方法を提供する。 - 特許庁 - An I/O processor transfers the access to the data stored in the storage device to a cache memory and transfers the command to back up the data stored in the storage device to a shared memory.
Ｉ／Ｏプロセッサは、記憶装置に格納されたデータへのアクセスをキャシュメモリに転送するとともに、記憶装置に格納されたデータのバックアップの指示を共有メモリに転送する。 - 特許庁 - In the data processor constituted to transfer a data file by using the internal memory as the cache, the internal memory can be controlled by a direct mapping system.
内部メモリをキャッシュとして使用してデータファイルを転送するように構成されたデータ処理装置において、前記内部メモリをダイレクトマッピング方式で制御することを特徴とするもの。 - 特許庁 - The microprocessor 100 includes: a main memory 110 provided with an evacuation area 112 storing a value of a register a; a cache memory 120; and a flag 180 having first and second status.
マイクロプロセッサ１００は、レジスタａの値を保存する退避領域１１２が設けられたメインメモリ１１０と、キャッシュメモリ１２０と、第１と第２のステータスを有するフラグ１８０を有する。 - 特許庁 - To provide an information processing system for improving system performance by suppressing reading of unnecessary instructions from an external memory, a cache memory control method, a program and a compiler.
外部メモリからの不要な命令のリードを抑止することにより、システムの性能を向上することができる情報処理システム、キャッシュメモリの制御方法、プログラム及びコンパイラを提供すること - 特許庁 - To enable fast memory access by access to an SRAM irrelevantly to whether cache memory constitution of processes performed by a controller of decoding equipment performing various processes is suitable.
様々な処理を行う復号機器の制御装置において行われる処理のキャッシュメモリ構成の適不適によらず、ＳＲＡＭへのアクセスによって高速メモリアクセスを可能とする事。 - 特許庁 - Through intelligent operation, the media program is able to start playing even before the media program has been substantially or completely loaded from disk storage into semiconductor memory (i.e., cache memory).
インテリジェント操作を通じて、メディアプログラムは、メディアプログラムがディスク記憶から半導体メモリ（すなわちキャッシュメモリ）内にロードが完了される前にさえ再生を開始することができる。 - 特許庁 - To connect arithmetic devices with the minimum number of memory elements, and to certainly perform data transfer by address designation even if minimizing a data number stored in a cache memory.
演算装置同士を最小の記憶素子数で接続することが可能で、キャッシュメモリに記憶するデータ数を最小にしても確実にアドレス指定によるデータ転送を行えるようにする。 - 特許庁 - Thereby, data in a cache memory can be accessed randomly and freely, while access for the cross point type memory is performed only in miss-hit, the number of times of rewriting of data can be reduced.
これによりキャッシュメモリ内のデータは自由にランダムアクセスが可能になるとともに、クロスポイント型メモリへのアクセスはミスヒット時のみとなり、データ書き換え回数も大幅に低減できる。 - 特許庁 - In an information processor, both a DMAC 30 and a CPU core 10 perform input and output of data through a cache memory 40 at the time of access to a main memory 60.
情報処理装置においては、メインメモリ６０にアクセスする場合に、ＤＭＡＣ３０およびＣＰＵコア１０の双方が、キャッシュメモリ４０を介してデータの入出力を行う。 - 特許庁 - To provide a microprocessor (MPU) capable of performing debugging based on the instruction execution history at a normal execution speed with a memory of small capacity regardlessly of the size of an address space and the existence of a cache memory.
アドレス空間の大きさやキャッシュメモリの有無に関係なく、小容量のメモリで通常の実行速度の命令実行履歴によるデバッグが可能なマイクロプロセッサ（ＭＰＵ）を提供する。 - 特許庁 - When the leading address is found, the operation of the arithmetic unit performed in parallel to storing into a cache memory provided for the arithmetic unit from the memory is switched to a second low power mode.
また、先頭アドレスが見つかった後、メモリより演算器が備えるキャッシュメモリへの格納と平行して行われる演算器の動作を第２の低電力モードに切り替えて行うものである。 - 特許庁 - A cache region for storing previously used frequency information is provided in the flash memory 201 other than a frequency table.
フラッシュメモリ２０１には、周波数テーブル以外に、以前に使用された周波数情報が保存されているキャッシュ領域が設けられている。 - 特許庁 - To provide a disc device for storing write data in a cache memory in response to a write command capable of maintaining data integrity upon receiving a power save command.
ライトコマンドに応じて、ライトデータをキャッシュメモリに格納するディスク装置において、パワーセーブコマンドを受領した際に、データの保全を行う。 - 特許庁 - A sub processor B112 or C113 accesses the protocol control information stored in the PCB cache memory 121 and performs protocol processing.
サブプロセッサＢ１１２又はＣ１１３は、ＰＣＢキャッシュメモリ１２１に格納されるプロトコル制御情報にアクセスしてプロトコル処理を行う。 - 特許庁 - To perform data transfer between memory arrays at high speed and to reduce penalty at the time of cache-miss by enabling to externally access at the time of transfer.
高速でメモリアレイ間のデータ転送を実行するとともに転送時に外部アクセスを可能としてキャッシュミス時のペナルティを低減する。 - 特許庁 - Data read out from an optical disk10 are buffered in a cache memory 38 and then requested data are transferred to the host device.
光ディスク１０から読み出されたデータはキャッシュメモリ３８にバッファリングされ、その後要求されたデータがホスト装置に転送される。 - 特許庁 - At the time of reading data, data are checked and damaged data are restored in accordance with the logic parity which is read from the parity cache memory part 106.
また、データの読み出し時には、パリティキャッシュメモリ部106 から読み込んだ論理パリティに従って、データチェック, 破損データの復旧を行う。 - 特許庁 - Accordingly, the audio data corresponding to the frame number (N+1) and subsequent frames can be played backed continuously from the frame number N, which are stored in the audio cache memory 4a.
よって、オーディオキャッシュメモリ４ａに格納された第Ｎフレームに連続して、第（Ｎ＋１）フレーム以降の音声データを再生できる。 - 特許庁 - To provide an FFT operation device that performs a real FFT operation on extremely much data in real time with the use of a cache memory.
キャッシュメモリを用いて極めて多数のデータについてリアルタイムで実数ＦＦＴ演算を行うＦＦＴ演算装置を提供する。 - 特許庁 - Three-dimensional data to be processed is divided by the number of threads in the direction of the third dimension, and stored in a secondary cache memory of each thread.
処理すべき３次元データを３次元目の方向でスレッドの数だけ分割し、それぞれを各スレッドの２次キャッシュメモリに格納する。 - 特許庁 - A query information collecting means 105 collects and accumulates the query information stored in the cache memory 102 for a fixed period of time.
問い合わせ情報収集手段１０５は一定期間キャッシュメモリ１０２に保持された問い合わせ情報を収集して蓄積する。 - 特許庁 - A USB hardware disk 20 connected to a personal computer includes a disk 32, a cache memory 34, a depression button 42, and an LED 44.
パーソナルコンピュータと接続されるＵＳＢハードディスク２０であって、ディスク３２と、キャッシュメモリ３４と、押しボタン４２と、ＬＥＤ４４とを備える。 - 特許庁 - The controller has means to read the original data from the cache memory or the first disk based on a read request received from outside.
コントローラは、外部から受信したリード要求に基づき、オリジナルデータをキャッシュメモリ又は第１ディスクから読み出す手段、を備える。 - 特許庁 - The receiver securely obtains the control word using an entitlement transform tree or the cache memory with respect to the qualification control message.
受信装置は資格制御メッセージに対する資格変換ツリーまたはキャッシュメモリを用いて、安全に制御語を取得することができる。 - 特許庁 - To dynamically allocate a dirty data inhibited area in a cache memory according to the power supply capacity of a backup power supply.
バックアップ電源の電力供給能力に応じて、キャッシュメモリにおけるダーティデータの書き込みの禁止領域を動的に割り当てる。 - 特許庁 - To make cache memory control efficient in a data processor for handling the instruction data consisting of a high function instruction and a data to be operated.
高機能命令部と被演算データ部とからなる命令データを扱うデータ処理装置において、キャッシュメモリ制御の効率化を図る。 - 特許庁 - When read access is performed from an arithmetic unit 21, a hit discriminating circuit 9 discriminates whether it is cache hit or not in accordance with a memory address.
演算装置２１からリードアクセスが行われると、メモリアドレスに従ってヒット判定回路９がキャッシュ・ヒットか否かを判定する。 - 特許庁 - SYSTEM AND METHOD FOR REDUCING MEMORY DIRECTORY UPDATE IN DIRECTORY-BASED CACHE SYSTEM AND DESIGN STRUCTURE INFORMATION STORAGE MEDIUM
ディレクトリ・ベースのキャッシュ・システムにおけるメモリ・ディレクトリ更新を少なくするシステムおよび方法ならびに設計構造情報記憶媒体 - 特許庁 - The latest Web page according to the registered URL information is periodically prefetched and acquired, and stored in a screen cache data memory 14c in association with ID.
登録URL情報に従った最新Webページを定期的に先読み取得し、IDを対応付けて画面キャッシュデータメモリ14cに記憶させる。 - 特許庁 - To allow the acquiring of the right of accessing a disk area concerned simultaneously with the ensuring of a memory area on a disk cache.
ディスクキャッシュ上のメモリ領域を確保したときに、同時に該当ディスク領域にアクセスする権利を得ることができるようにする。 - 特許庁 - The kind, number, and input sequence of the input TS packets are recorded to the memory 105 for external stream cache for each PID value.
入力したTSパケットの種類、個数、及び入力順序を、各々のPIDの値毎に、外部ストリームキャッシュ用メモリ１０５に記録する。 - 特許庁 - Access to the dynamic frequency scaling cache memory in an idle time of a single low-frequency dynamic frequency scaling clock cycle is disclosed.
単一低周波ダイナミック周波数スケーリングクロックサイクルの休止時間中にダイナミック周波数スケーリングキャッシュメモリへのアクセスが開示される。 - 特許庁 - To a parity check circuit 5 provided to a cache memory 1, address data to be accessed is inputted directly and the parity is checked.
キャッシュメモリ１に設けられたパリティチェック回路５には、アクセスしようとするアドレスデータが直接入力されて、パリティチェックが行われている。 - 特許庁 - To improve processing performance by much more quickly executing the double writing of data in a cache memory according to one time address designation.
１回のアドレス指定でデータのキャッシュメモリへの二重書込みをより高速に行なえるようにして処理性能の向上をはかる。 - 特許庁 - To provide a processor guaranteeing real-time property without using a cache memory of large capacity even when the number of threads increases.
スレッド数が増加しても、容量の大きなキャッシュメモリを使用せずに、リアルタイム性を保証することが可能なプロセッサを提供する。 - 特許庁 - To provide an image processing apparatus in which a conversion table is stored in a cache memory to be referred to and a decrease in an image processing speed is prevented.
画像処理装置において、キャッシュメモリに変換テーブルを格納して参照するとともに、画像処理速度の低下を防止する。 - 特許庁 - A RAM31 stores a small-volume power down mode program 33 stored in a cache memory 12 to be operated in the power down mode.
ＲＡＭ３１は、パワーダウンモード時にキャッシュメモリ１２に記憶されて実行される小容量のパワーダウンモードプログラム３３を記憶している。 - 特許庁 - When a power failure occurs, the power is normally turned off immediately without backing up the cache memory as usual.
停電が発生したときは、上記キャッシュメモリに対し通常のメモリバックアップを行うことなく即座に、通常の電源オフ状態とする。 - 特許庁 - To secure synchronism with a host computer by preventing data stored in a cache memory from being lost owing to a fault occurring to a disk array device.
ディスクアレイ装置で発生した故障で、キャッシュメモリに記憶されたデータが喪失することを防止し、ホストコンピュータとの同期を保障する。 - 特許庁 - To provide a means capable of efficiently debugging the program of a data processor with a built-in cache memory at a low cost.
キャッシュメモリを内蔵しているデータ処理装置のプログラムデバッグを低コストで効率よく行える手段を提供することを目的とする。 - 特許庁 - To provide a technology for reducing the number of memory directory updates during block replacement in a system having a directory-based cache.
ディレクトリ・ベースのキャッシュを有するシステムにおいてブロック置換中に、メモリ・ディレクトリ更新の回数を少なくするための技術を提供する。 - 特許庁 - An information display device A stores profile data generated when the outline font is expanded into a bit map in a cache memory 13c.
情報表示装置Ａは、アウトラインフォントをビットマップに展開する際に生成されるプロファイルデータをキャッシュメモリ１３ｃに記憶している。 - 特許庁 - To enable high-speed rotation processing by setting a rectangular area corresponding to a specification of a cache memory during rotation processing of an image.
画像の回転処理時に、キャッシュメモリのスペックに応じた矩形領域を設定することで、高速な回転処理を実施可能にする。 - 特許庁 - To smoothly and efficiently transfer data with a host computer by transferring data from a cache memory to a recording medium at high speed.
キャッシュメモリから記録媒体への高速に行うことが可能で、ホストコンピュータとの間のデータ転送を円滑かつ効率的に行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
