「memory cell」を含む例文一覧(8836)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 176 177 次へ＞
  • STATIC MEMORY CELL AND SRAM DEVICE
    スタティック型メモリセルおよびＳＲＡＭ装置 - 特許庁
  • NUCLEAR SPIN MEMORY CELL AND INFORMATION PROCESSING CIRCUIT
    核スピンメモリセルおよび情報処理回路 - 特許庁
  • MAGNETIC MEMORY CELL ARRAY AND ITS MANUFACTURING METHOD
    磁気メモリセルアレイおよびその製造方法 - 特許庁
  • To accurately change resistance of a memory cell.
    メモリセルの抵抗変化を正確に行う。 - 特許庁
  • GAIN-CELL MEMORY CIRCUIT AND DRIVING METHOD THEREOF
    ゲインセル・メモリ回路及びその駆動方法 - 特許庁
  • METHOD FOR STORING DATA IN MEMORY CELL ARRAY
    メモリーセルアレーにデータを記憶させる方法 - 特許庁
  • MEMORY CELL WITH ACCESS LINES IN PLANE
    平面状にアクセスラインを具備したメモリセル - 特許庁
  • PHASE-CHANGE MEMORY CELL HAVING HEAT INSULATION MECHANISM
    遮熱機構を有する相変化メモリセル - 特許庁
  • MEMORY CELL STRUCTURE AND ITS MANUFACTURING METHOD
    メモリ・セル構造およびその製造方法 - 特許庁
  • MEMORY CELL WITH PLANE-LIKE ACCESS LINE
    平面状にアクセスラインを具備したメモリセル - 特許庁
  • To the memory cell 11, a read word line part 15, a write word line part 16 for the memory cell, a read bit line part 17 for the memory cell and a write bit line part 18 for the memory cell are added.
    また、メモリセル１１に対してリードワードライン部１５、メモリセルのライトワードライン部１６、メモリセルのリードビットライン部１７及びメモリセルのライトビットライン部１８を付加する。 - 特許庁
  • FLASH MEMORY CELL AND METHOD OF ERASING THE SAME
    フラッシュメモリセル及びその消去方法 - 特許庁
  • RANDOM ACCESS MEMORY CELL AND ITS MANUFACTURING METHOD
    ランダムアクセスメモリセル及びその製造方法 - 特許庁
  • MEMORY CELL STRUCTURE AND MANUFACTURING METHOD THEREFOR
    メモリーセル構造およびその製造方法 - 特許庁
  • TRANSISTOR, MEMORY CELL, AND ITS FORMING METHOD
    トランジスタ、メモリセル、およびその形成方法 - 特許庁
  • The redundant column 11C includes not only a spare memory cell SMC that repairs the normal memory cell MC but also a spare dummy memory cell SDMC which repairs the dummy memory cell DMC.
    冗長コラム１１Ｃは、正規メモリセルＭＣを救済するスペアメモリセルＳＭＣだけでなく、ダミーメモリセルＤＭＣを救済するスペアダミーメモリセルＳＤＭＣをも含む。 - 特許庁
  • The preamplifier 20 compares the data of a designated memory cell with the Lo level data of the dummy memory cell and the preamplifier 21 compares the data of the designated memory cell with the Hi level data of the dummy memory cell.
    プリアンプ２０は、指定されたメモリセルのデータとダミーメモリセルのローレベルデータとを比較し、プリアンプ２１は、指定されたメモリセルのデータとダミーメモリセルのハイレベルデータとを比較する。 - 特許庁
  • SEMICONDUCTOR MEMORY CELL AND ITS MANUFACTURING METHOD
    半導体メモリセル及びその製造方法 - 特許庁
  • PHASE CHANGE MEMORY CELL PROVIDED WITH SIDEWALL CONTACT
    側壁コンタクトを備えた相変化メモリセル - 特許庁
  • MEMORY DEVICE UTILIZING MULTIPLE LAYER NANO TUBE CELL
    多層ナノチューブセルを利用したメモリ装置 - 特許庁
  • For example, a memory cell array comprises a plurality of memory cell units arranged in matrix.
    たとえば、メモリセルアレイは、マトリクス状に配置された複数のメモリセルユニットを備える。 - 特許庁
  • The page table entries are respectively provided with a first- type memory cell and a second-type memory cell.
    ページテーブルエントリは各々、第１タイプのメモリセルと、第２タイプのメモリセルを有する。 - 特許庁
  • To provide an asymmetric memory cell and a method of forming an asymmetric memory cell.
    非対称メモリセルおよび非対称メモリセルを形成する方法を提供すること。 - 特許庁
  • To obtain a semiconductor memory device of memory cell structure in which cell area is reduced.
    セル面積の縮小化を図ったメモリセル構造の半導体記憶装置を得る。 - 特許庁
  • A code flash memory cell is made different in structure from a data flash memory cell.
    コードフラッシュメモリセルの構造とデータフラッシュメモリセルの構造とを異なる構造にする。 - 特許庁
  • FLASH MEMORY CELL AND ITS FABRICATION METHOD, AND A METHOD OF PROGRAMMING/DELETION/READING OF FLASH MEMORY CELL
    フラッシュメモリセル及びその製造方法とフラッシュメモリセルのプログラム／消去／読出方法 - 特許庁
  • This ROM is provided with a main memory cell 101, and a spare memory cell 102 for test.
    このＲＯＭは、本メモリセル１０１、試験用の予備メモリセル１０２とを備える。 - 特許庁
  • In operation of the memory cell, a defective memory cell is not selected in accordance with address information.
    メモリセルの動作時に、不良のメモリセルは、アドレス情報に応じて非選択される。 - 特許庁
  • To provide an asymmetric memory cell and a method of forming the memory cell.
    非対称メモリセルおよび非対称メモリセルを形成する方法を提供すること。 - 特許庁
  • MEMORY HALF CELL REFERABLE TO TERNARY CONTENTS, AND MEMORY CELL ENABLING REFERENCE TO TERNARY CONTENTS
    ３進内容参照可能メモリハーフセルおよび３進内容参照可能メモリセル - 特許庁
  • The memory cell array includes a pre-charge unit 4 that is placed between a plurality of memory cell arrays.
    メモリセルアレイは、複数のメモリセルアレイの間に配置されるプレチャージ部４を含む。 - 特許庁
  • NONVOLATILE MEMORY CELL, MEMORY ARRAY HAVING THE SAME, AND METHOD OF OPERATING THE CELL AND THE ARRAY
    不揮発性メモリセル、これを有するメモリアレイ、並びに、セル及びアレイの操作方法 - 特許庁
  • SRAM CELL AND MEMORY SYSTEM USING THE SAME, EVALUATION CIRCUIT FOR MEMORY AND CONTROL METHOD OF MEMORY CELL
    ＳＲＡＭセルおよびそれを用いたメモリシステム、メモリ用の評価回路およびメモリセルの制御方法 - 特許庁
  • To provide a semiconductor memory device capable of freely changing a DRAM memory cell array into a nonvolatile memory cell array.
    ＤＲＡＭメモリセルアレイを自在に不揮発性メモリセルアレイに変更可能な半導体記憶装置を提供する。 - 特許庁
  • A diffused layer 2 in a memory cell is an n-type semiconductor memory, and the memory cell has an n-type region 4.
    メモリセルの拡散層２がｎ型である半導体メモリであって、ｎ型領域４を有している。 - 特許庁
  • CHARGE TRAP MEMORY CELL WITH MULTI-DOPED LAYERS, MEMORY ARRAY USING THE MEMORY CELL AND OPERATING METHOD OF THE SAME
    複数層のドーピング層を有する電荷トラップメモリセルとこれを利用したメモリアレイ及びその動作方法 - 特許庁
  • The cell bias circuit 1 supplies bias voltage to a drain of each memory cell constituting the memory cell array 3.
    セルバイアス回路１は，メモリセルアレイ３を構成する各メモリセルのドレインにバイアス電圧を供給する。 - 特許庁
  • APPARATUS HAVING MULTI-LEVEL CELL (MLC) MAGNETIC MEMORY CELL AND METHOD OF STORING DATA IN MULTI-LEVEL CELL MAGNETIC MEMORY
    マルチレベルセル（ＭＬＣ）磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法 - 特許庁
  • In other preferable embodiment, a memory cell used in the reference cell programming process is an intrinsic cell incorporated in a die comprising a memory cell array, but it is not a cell in the memory cell array.
    他の好ましい実施形態では、基準セルプログラミングプロセス中に使用されるメモリセルは、メモリアレイを含むダイ上に搭載されている固有セルであるが、メモリアレイ内のセルではない。 - 特許庁
  • A memory apparatus may be a resistive cross point memory (RXPtM) cell type (e.g. a magnetic random access memory (MRAM).
    抵抗性クロスポイントメモリ(resistive cross point memory(RXPtM))セルタイプ(例えば磁気ランダムアクセスメモリ(MRAM))とすることが可能なメモリ装置。 - 特許庁
  • To form the data line of an ordinary memory cell on a redundant memory cell array by suppressing the coupling of the data line of the ordinary memory cell array.
    通常メモリセルアレイのデータ線のカップリングを抑制し、通常メモリセルアレイのデータ線を冗長メモリセルアレイ上に形成する。 - 特許庁
  • A plurality of memory cell groups (G0 to G11) include a plurality of reading object groups (memory cell groups G0 to G6 or memory cell groups G7 to G11).
    複数のメモリセル群（Ｇ０〜Ｇ１１）は複数の読出対象群（メモリセル群Ｇ０〜Ｇ６またはメモリセル群Ｇ７〜Ｇ１１）を含む。 - 特許庁
  • The memory cell array 10 comprises a redundant cell array for replacing a defective cell by a normal cell array.
    メモリセルアレイ１０は、ノーマルセルアレイとその不良セルを置換するための冗長セルアレイを含む。 - 特許庁
  • That is, by changing the data flash memory cell from a binary memory cell to a multi-value memory cell, deterioration in the retention characteristics is prevented to achieve the high-reliability data flash memory cell, while reducing occupied area of the data flash memory cell.
    つまり、データフラッシュメモリセルを２値メモリセルから多値メモリセルに変更することにより、リテンション特性の劣化を防止して信頼性の高いデータフラッシュメモリセルを実現し、かつ、データフラッシュメモリセルの占有面積を低減する。 - 特許庁
  • PHASE CHANGE TYPE NONVOLATILE MEMORY CELL, MEMORY ARRAY USING PHASE CHANGE TYPE NONVOLATILE MEMORY CELL AND METHOD FOR RECORDING INFORMATION IN PHASE CHANGE TYPE NONVOLATILE MEMORY CELL
    相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法 - 特許庁
  • In a memory cell array of MRAM, a regular memory cell stores one bit per one cell by comparing it with a reference memory cell holding a reference value.
    ＭＲＡＭのメモリセルアレイにおいて、正規メモリセルは参照値を保持する参照メモリセルと比較することにより、１セルあたり１ビットを記憶させる。 - 特許庁
  • The memory test operation is executed in parallel in each memory cell block.
    メモリテスト動作は、各メモリセルブロックにおいて並行に実施される。 - 特許庁
  • To provide a flash memory that reduces leakage current from one memory cell to an adjacent memory cell, more particularly a charge trap memory, and a process flow to form the same.
    隣接メモリセルへの漏洩電流を減らすフラッシュメモリ、特にチャージトラップメモリおよびそれを形成するプロセスフローの提供。 - 特許庁
  • MAGNETRORESISTIVE EFFECT ELEMENT, MAGNETIC MEMORY CELL AND MAGNETIC RANDOM ACCESS MEMORY DEVICE
    磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ装置 - 特許庁
  • METHOD FOR OPERATING PMC MEMORY CELL AND CBRAM MEMORY CIRCUIT
    ＰＭＣメモリセル、およびＣＢＲＡＭメモリ回路を作動する方法 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 176 177 次へ＞

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.