「output data buffer」を含む例文一覧(883)
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 .... 17 18 次へ＞- If the thumbnail image data of the DVD can be confirmed, the thumbnail image data are outputted from the storing buffer 10 into an image output section 4 to display the thumbnail image.
このＤＶＤのサムネイル画像データを確認できると、保存用バッファ１０からサムネイル画像データを映像出力部４に出力して、サムネイル画像を表示する。 - 特許庁 - In a test mode, test data TD are transmitted to an output buffer circuit synchronizing with the PS conversion control signal PSCLK 2 utilizing the path of real data RD2.
テスト・モード時には、テスト・データＴＤをリアル・データＲＤ２のパスを利用してＰＳ変換制御信号ＰＳＣＬＫ２に同期させて出力バッファ回路に伝送する。 - 特許庁 - To provide a digital data modulation apparatus in which throughput of a data modulation circuit is improved, its operational frequency is suppressed and throughput-one-clock is realized to eliminate an output buffer.
データ変調回路のスループットを改善し、回路の動作周波数を抑えると共に、スループット１クロックを実現し出力バッファのないデジタルデータ変調装置を提供する。 - 特許庁 - Using provided memory pointers, the kernel can copy input and output data across protection domains in a single step without the need for copying data into an intermediate buffer.
与えられたメモリポインタを用いて、カーネルは中間バッファへのデータコピーを必要とすることなく単一のステップで、保護領域を越えて、入力及び出力データをコピー出来る。 - 特許庁 - The system voltage is set to a level equal to a high level logic stage of a data signal from a data transmission bus and received by the input/output buffer.
システム電圧は、入出力バッファによって受信されるデータ伝送バスからのデータ信号の高電圧論理状態と等しい信号強度に設定される。 - 特許庁 - Then, a plurality of timing control signals (Si) inside of a chip are converted to data Di in the switch circuit section 31, and sent to a data input/output buffer circuit section 23.
すると、スイッチ回路部３１において、チップ内部の複数のタイミング制御信号（Ｓｉ）がデータＤｉに変換されて、データ入出力バッファ回路部２３へと送られる。 - 特許庁 - An AV stream multiplexing control part 101 determines the addresses of data packets in a buffer by programs in multiplexing order and stores them in an output array data part 103.
ＡＶストリーム多重化制御部１０１は、番組毎にそのデータパケットのバッファ上のアドレスを多重順に決定し、出力配列データ部１０３に格納する。 - 特許庁 - Try-state buffers 104-1 to 104-n are provided, as a buffer section 104, between data input/output terminals D0-D15 of a memory cell section 101 and a data bus 71.
メモリセル部１０１のデータ入出力端子Ｄ_0 〜Ｄ_15と、データバス７１との間に、バッファ部１０４として、トライステートバッファ１０４−１〜１０４−ｎが設けられる。 - 特許庁 - A stream reproduction apparatus 102 is provided with a receiving buffer 103 for reading received content data for reproduction output while buffering it and a data control position determination part 204.
ストリーム再生装置１０２は、受信したコンテンツデータをバッファリングしながら再生出力のために読出すための受信バッファ１０３とデータ制御位置決定部２０４を備える。 - 特許庁 - The luminance data Di equivalent to one row stored in a data latch 50 are converted into luminance signals Bi in a DA converter 60A to be applied to an output buffer 70A.
データラッチ５０に格納された１行分の輝度データＤｉは、ＤＡ変換器６０Ａで輝度信号Ｂｉに変換され、出力バッファ７０Ａに与えられる。 - 特許庁 - The selector selects the data included in the requests whose connection requests are permitted to send these data to its corresponding output buffer part and also to send a select signal to a self-diagnostic part.
セレクタは、接続要求が許可されたリクエスト内のデータを選択して、対応する出力バッファ部へ送出すると共に、セレクト信号を自己診断部に送出する。 - 特許庁 - The address/data generator 9 generates a basic address, a basic data, and cycle information such as a cycle identification information, based on a program main body part PH, so as to be output to the buffer 10.
アドレス／データ発生器９は、プログラム本体部ＰＨに基づいて、基本アドレス、基本データ、サイクル識別情報などのサイクル情報を発生し、バッファ１０に出力する。 - 特許庁 - In the receiving apparatus 20, an error is corrected on the video data from the transmitting apparatus 10 by error-correction buffer sections 23-1, 23-2 and the video data are output to a post-stage.
受信装置２０では、送信装置１０からの映像データに対して誤り訂正バッファ部２３−１，２３−２で誤り訂正し、後段へ出力する。 - 特許庁 - A video read means 32 reads video data by a prescribed display time from a video recording unit 4 and stores the data to an output video queue buffer 36.
映像読み出し手段３２は、映像用記録ユニット４から所定表示時間分の映像データを読み出して出力映像用キューバッファ３６に格納する。 - 特許庁 - This semiconductor memory has plural main data lines connected between a block sense amplifier array for transmitting data and a data output buffer, and takes plural cell data read out from plural memory cells in advance corresponding to one input/output port.
本発明は、データ伝送のためブロックセンスアンプアレイとデータ出力バッファとの間に連結された複数のメインデータラインを持ち、一つの入出力ポートに対応して複数のメモリセルからリーとされた複数個のセルデータを先取る半導体メモリ装置に関する。 - 特許庁 - A CPU 16 generates packet data of the same length as that of video and audio streams at a fixed bit rate from them temporarily stored in a video input buffer 12 and an audio input buffer 14, generates header data with a fixed length to each of the packet data and alternately stores them to an output buffer 15 to multiplex the packet data.
ＣＰＵ１６は、ビデオ入力バッファ１２およびオーディオ入力バッファ１４に一時記憶された、固定ビットレートのビデオストリームおよびオーディオストリームから、同一長さのパケットデータを生成するとともに、各パケットデータに対して固定長のヘッダデータを生成して、これらを出力バッファ１５に交互に記憶させることにより多重化する。 - 特許庁 - A delay circuit 30 delays data or a secondary function signal, selected by a selector 16 by a preset time in an output mode and the delayed data or signal is outputted to an input/output terminal 18 via an output buffer 17a or 17b.
出力モード時、セレクタ１６で選択されたデータまたは２次機能信号は、遅延回路３０で予め設定された時間だけ遅延させられ、出力バッファ１７ａまたは１７ｂを介して入出力端子１８に出力される。 - 特許庁 - In the period T1, a sound section and a silence section exist for 30 ms, no data are accumulated in an output buffer, the silence section is completely eliminated, the front and back sound sections are joined with each other and only the data in the sound portion are completely written into the output buffer.
期間Ｔ１では、有音部分と無音部分が３０ｍ秒分ずつ存在し、出力バッファにデータが全く蓄積されていないので、無音部分を全て削除し、前後の有音部分を接合して、有音部分のデータのみを全て出力バッファに書き込む。 - 特許庁 - When a reading means 3 is moved and data of the prescribed quantity read from a recording medium 12 is stored in a buffer 10, the movement of the reading means 3 is stopped by a movement stop means P1, while the data stored in the buffer 10 is output by an output means 9.
読み取り手段３を移動させて記録媒体１２から読み取った所定量のデータがバッファ１０に格納されると、移動停止手段Ｐ１によって読み取り手段３の移動を停止させると共に、出力手段９によって該バッファ１０に格納されているデータを出力する。 - 特許庁 - To attain the high speed of a synchronous DRAM(dynamic type random access memory) or the like by suppressing the generation of hot carriers in a data input buffer and a data output buffer or the like without incurring an access delay especially at the munimum side of an external power source voltage VDD.
特に外部電源電圧ＶＤＤのミニマム側でのアクセス遅延を招くことなく、データ入力バッファ及びデータ出力バッファ等におけるホットキャリアの発生を抑制し、シンクロナスＤＲＡＭ等の高速化を図る。 - 特許庁 - An output buffer 180 comprises a pull-up NMOS transistor QHN for charging a data output terminal 90 by external power source potential Vdd at the time of outputting high level data and a pull-down NMOS transistor QLN for discharging the data output terminal 90 to a ground potential Vss at the time of outputting low level data.
出力バッファ１８０は、ハイレベルデータ出力時にデータ出力端子９０を外部電源電位Ｖｄｄで充電するためのプルアップＮＭＯＳトランジスタＱＨＮと、ローレベルデータ出力時にデータ出力端子９０を接地電位Ｖｓｓに放電するためのプルダウンＮＭＯＳトランジスタＱＬＮとを含む。 - 特許庁 - In the decoding section 2, the input ES data is decoded, and a speech data AD is output to a decoding buffer 3 and stored, while speech mode information is extracted and output to the muting processing control section 4.
復号化部２では、入力されたＥＳデータＥＤを復号化して音声データＡＤを復号化バッファ３に出力して保存するとともに、音声モード情報を抽出してミュート処理制御部４に出力する。 - 特許庁 - Once the CPU 131 writes output signal data to the write buffer 133, a control register sequencer 150 loads the data to the shift register 135 and then serially transfers them to an output port 111 of an I/O control part 110.
制御レジスタシーケンサ１５０は、ＣＰＵ１３１が出力信号データをライトバッファ１３３に書き込んだら、シフトレジスタ１３５へロードした後、Ｉ／Ｏ制御部１１０の出力ポート１１１へシリアル転送する。 - 特許庁 - When it is determined that it is necessary to store the trace data, the user-side trace control part 13 stores the user-side trace data into a kernel-side trace buffer 5 through a user-side trace output vicarious execution part 12 and a kernel-side trace output part 10.
蓄積要と判定した場合、ユーザ側トレース制御部１３はユーザ側トレース出力代行部１２、カーネル側トレース出力部１０を介してユーザ側トレースデータをカーネル側トレースバッファ５に蓄積する。 - 特許庁 - In this case, a processing result of frame data by the image processing part 5 is unloaded according to output for one frame of the image data and an output processing of the following frame stored in the image buffer 4 is simultaneously started.
この時、画像データの１フレーム分の出力に応じて画像処理部５によるフレームデータの処理結果を待避させるとともに、画像バッファ４に記憶されている後続のフレームの出力処理を起動する。 - 特許庁 - When a column selecting signal CLj is given, a transfer gate of the data buffer 90j is turned on, an output signal of the inverter 92 is outputted to a read-out data bus RDB as read-out data RD.
列選択信号ＣＬｊが与えられると、データバッファ９０_ｊの転送ゲートがオンとなり、インバータ９２の出力信号が読出データＲＤとして、読出データバスＲＤＢに出力される。 - 特許庁 - To carry out file-output of print data stored in a print buffer to make the print data correspond to the cell of spreadsheet software without making it necessary to preliminarily program to store data in a file in the spreadsheet software.
事前にデータを表計算ソフトウェアにファイルに落とすようにプログラミングする必要がなく、印字バッファに格納された印字データから表計算ソフトウェアのセルに対応するようにファイル出力する。 - 特許庁 - Then, the printing data accumulated in the data buffer for every logic printer of the other party for printing are classified, then the printing data are output respectively to the objective logic printers (104, 108 and 112).
そして、データ処理部によって印刷先の論理プリンタ毎にデータバッファに蓄積された印刷データを仕分けして、対象となる論理プリンタにそれぞれ印刷データを出力する（１０４、１０８、１１２）。 - 特許庁 - When received data is switched from sound data (data (1), (2)) of the first sound source to sound data (data (3)) of the second sound source, a control value of the output volume of the sound data of the second sound source is supplied to an amplifier according to the timing that the sound data of the second sound source is supplied from the output buffer to a D/A converter.
受信したデータが第１の音源の音声データ（データ（１），（２））から第２の音源の音声データ（データ（３））に切り替わった場合、第２の音源の音声データが出力バッファからＤ／Ａ変換器に供給されるタイミングに合わせて、第２の音源の音声データの出力音量の制御値を増幅器に供給する。 - 特許庁 - A data compressing part 122 compresses the data of the input buffer 121 by variable length encoding processing or dictionary base compression processing, and a data outputting means 13 outputs the data processed by the data compressing part 12 to an output file 3.
データ圧縮部１２２では, 入力バッファ１２１のデータを可変長符号化による処理または辞書ベース圧縮法による処理を行い, データ出力手段１３は, データ圧縮部１２で処理されたデータを出力ファイル３へ出力する。 - 特許庁 - This device is provided with plural address counters and plural timing generating circuits, provided corresponding to each of plural memory banks, a data bus for read-out and a data bus for write-in provided commonly for plural memory banks, a data output buffer connected to the data bus for read-out, and a data input buffer connected to the data bus for write-in.
複数のメモリバンクのそれぞれに対応して設けられた複数のアドレスカウンタおよび複数のタイミング発生回路と、複数のメモリバンクに共通に設けられた読出し用データバスおよび書込み用データバスと、読出し用データバスに接続されたデータ出力バッファと、書込み用データバスに接続されたデータ入力バッファとを設ける。 - 特許庁 - A data buffer part 132 temporarily stores data to be output from the IO controller part 131, and after its connection to a client device 200 is established by a connection control part 133, the stored data are output to the connection control part 133.
データバッファ部１３２は、ＩＯコントローラ接続部１３１から出力されるデータを一時的に保持し、接続制御部１３３によってクライアント装置２００との接続が確立された後に、保持されたデータを接続制御部１３３へ出力する。 - 特許庁 - When a device abnormality detection part 12 of an application 11 of a server 10 detects abnormality of a monitoring target device, a voice data output part 13 reads voice data from a voice data storage part 14, and stores them into a voice output buffer 15.
サーバ１０のアプリケーション１１の装置異常検出部１２が監視対象装置の異常を検出すると、音声データ出力部１３は音声データ記憶部１４から音声データを読み出し、音声出力バッファ１５に格納する。 - 特許庁 - Further, the agent script for the program maintains a composite data structure including: an input buffer for storing input variables; an output buffer for storing output values to be displayed to the user; a program state data structure; and a bag buffer for temporarily storing input variables which the program will need in the course of future execution.
さらに、プログラムのためのエージェント・スクリプトは、入力変数を格納する入力バッファと、ユーザに示すべき出力値を格納する出力バッファと、プログラム状態データ構造と、必要に応じてプログラムが将来の実行の最中に必要となる入力値を一時的に格納するバッグバッファとを含む複合データ構造を保持する。 - 特許庁 - First and second data input parts 150a and 150b of an output buffer 150 input a first output clock signal OUTP1X and a second output clock signal OUTP2X that is outputted while being always delayed from the clock signal OUTP1X.
出力バッファ１５０の第１及び第２データ入力部１５０ａ，１５０ｂは第１出力クロック信号OUTP1Xと同クロック信号OUTP1Xより常に遅れて出力される第２出力クロック信号OUTP2Xを入力する。 - 特許庁 - The output buffer circuit includes selector circuits 1-3 in the pre-stage of the buffer, and is capable of selecting, by the selector logic, signals input into the buffer and inverts the data signal in the inverter, and adjusts the amount of pre-emphasis and the number of pre-emphasis taps by the select signal of the selector logic.
バッファの前段にセクレタ回路1〜3を有し、インバータは、セレクタ論理によりバッファに入力する信号を選択可能で、データ信号を反転し、セレクタ論理のセレクト信号により、プリエンファシス量とプリエンファシスタップ数を調整する。 - 特許庁 - The print image data are compressed with the selected compression method by the compression unit 303 of the printer, and stored in an output buffer 304.
印刷装置の圧縮部３０３は選択された圧縮方式により印刷画像データを圧縮し、出力バッファ３０４に記憶する。 - 特許庁 - The scaling block can perform scaling of the rearranged pixel data output from the line buffer block in horizontal and vertical directions.
前記スケーリングブロックは、前記ラインバッファブロックから出力される再配列されたピクセルデータを水平及び垂直方向にスケーリングすることができる。 - 特許庁 - In addition, only a piece of music information including the data output from the ring buffer memory 2A in timing when the halt of reproduction is instructed is stored.
また、再生の一時停止が指示されたタイミングでリングバッファメモリ２Ａから出力されていたデータを含む曲情報のみを保存記憶する。 - 特許庁 - The audio data 8 read out of the CD 1 is recorded in the memory 12 for audio buffer and aural signal output 13 is obtained by reproduction therefrom.
ＣＤ１から読み出したオーディオデータ８はオーディオバッファ用メモリ１２に記録し、ここから再生して音声信号出力１３とする。 - 特許庁 - The arithmetic process of focus filter of data DFE1 is performed to store them in the output buffer, and the past term is calculated and preserved (steps S6 to S10).
データＤＦＥ１のフォーカスフィルタ演算処理を行い出力バッファ９に格納し、過去の項を演算し保存する（ステップＳ６〜Ｓ１０）。 - 特許庁 - Output data of an A/D converter circuit 10 are written in a buffer circuit 11 based on a write clock, where a written clock number is counted.
Ａ／Ｄ変換回路１０の出力データは書き込みクロックに基づいてバッファ回路１１に書き込まれ、書き込みクロック数がカウントされる。 - 特許庁 - Output data selection circuits MPXO0 to MPX3 corresponding to lanes select buffer outputs of the last stage of shift registers according to shift information.
レーン対応の出力データ選択回路ＭＰＸＯ0〜ＭＰＸ3はシフト情報に基づいてシフトレジスタの最終段のバッファ出力を選択する。 - 特許庁 - Next, when a fact that an data for recording for 1 VOBU is stored in the buffer memory 13 is not detected, the free space of the buffer memory 13 is acquired again and output processing is performed (S10→S3).
次に、１ＶＯＢＵ分の記録用データがバッファメモリ１３に記憶されたことが検出されなければ、再度バッファメモリ１３の空き容量を取得して、出力処理を行う（Ｓ１０→Ｓ３）。 - 特許庁 - When low-rank bits represent predetermined data, a first selection voltage (VL) selected in the first selection circuit (16) is directly output to a third node (N3) without routing the first buffer (11) and the second buffer (12).
また、下位ビットが所定のデータのときに、第１バッファ（１１）と第２バッファ（１２）を介さないで、第１選択回路（１６）で選択した第１選択電圧（ＶＬ）を第３ノード（Ｎ３）に直接出力する。 - 特許庁 - The data output buffer block outputs the fail code to the outside through an input/output pin synchronizing with a read enable-signal during an activation section of a fail bit read instruction signal.
データ出力バッファブロックはフェイルビット読み出し命令信号の活性化区間の間、前記フェイルコードを読み出しイネーブル信号に同期して、入出力ピンを通じて外部に出力する。 - 特許庁 - When accepting designation for carrying out the file-output of print data stored in a print buffer for storing print data when a program is operated, the print data are file-output so as to correspond to the cell of the spreadsheet software on the basis of the line of the print data and the position of a column.
プログラムを動作させたときに印字データを格納する印字バッファに格納された印字データをファイル出力するための指定を受付けると、印字データのライン及びカラムの位置に基づいて表計算ソフトウェアのセルに対応させるように印字データをファイル出力する。 - 特許庁 - In the reproducing device S2, the DSI data as retrieval control information is extracted from a demodulated signal Sdm demodulated by a pickup 80 and a demodulation correction part 81 by a system buffer 85 before an input to a track buffer 83, and the PCI data as the reproduction indication control information is extracted by a PCI buffer 94 after an output from the track buffer 83.
再生装置Ｓ２においては、ピックアップ８０及び復調訂正部８１により復調された復調信号Ｓdmから、トラックバッファ８３への入力前に検索制御情報であるＤＳＩデータをシステムバッファ８５で抽出し、トラックバッファ８３からの出力後に再生表示制御情報であるＰＣＩデータをＰＣＩバッファ９４で抽出する。 - 特許庁 - To secure necessary output characteristic without setting a new program nor new terminal required for executing the program by sending the output signal received from an output buffer to a data input terminal, using a reset signal as a latch fetching signal and switching the output characteristic according to the output signal sent from a latch circuit.
半導体集積回路の出力バッファ制御回路において、出力バッファから出力される出力信号の出力インピーダンスを制御することによって、いろいろな外部入力条件に最適な出力インピーダンスで出力することができる。 - 特許庁 - The final-stage selector inputs a bit output one stage before, the final-stage corresponding bit signal of parallel data from a serial output buffer resistor 4, and the first-stage bit output of a serial input shift resistor 2, and selects the output of the first-stage bit output of the serial input shift resistor 2 in conformation to a test signal.
終段セレクタは、１段前のビット出力と、シリアル出力バッファレジスタ４からのパラレルデータの終段対応ビット信号と、シリアル入力シフトレジスタ２の初段のビット出力とを入力し、テスト信号に対応してシリアル入力シフトレジスタ２の初段ビットの出力を選択する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
