「parallel processors」を含む例文一覧(148)
＜前へ 1 2 3 次へ＞- To provide a compiler capable of creating a string of instructions by which processors capable of parallel processing can be operated with small power consumption.
並列処理可能なプロセッサを低消費電力で動作させることができる命令列を生成可能なコンパイラを提供する。 - 特許庁 - To provide a processor capable of efficiently executing a plurality of programs even at the time of executing those processors in pseudo parallel by one processor.
１つのプロセッサで擬似並行的に複数のプログラムを実行しても、効率的にプログラム実行可能なプロセッサを提供する。 - 特許庁 - To provide an image display device which instantaneously displays the result of parallel processing by multiple processors united with display elements by bringing the color development of the display elements under the decentralized control of the processors.
表示素子と一体化された複数のプロセッサによる並列処理の結果を、前記プロセッサが表示素子の発色を分散制御することで瞬時表示する画像表示装置を提供する。 - 特許庁 - In a parallel computing system and a communication program, all processors in the system perform transmit data to a plurality of processors simultaneously, and each link in the system is all used for the same number of data transmissions.
並列計算システムおよび通信プログラムでは、システム内の全プロセッサが同時に複数のプロセッサに対してデータ送信を行い、システム内の各リンクは全て同じ数のデータ送信に使用される。 - 特許庁 - To provide a parallel processing system control device for controlling a parallel processing system, which conceals a difference between respective processors and respective shared memories of the parallel processing system and which controls in an unified manner the parallel processing system from an application program.
並列処理システムを制御するための並列処理システム制御装置であって、並列処理システムの各プロセッサ及び各共有メモリの差異を隠蔽し、アプリケーションプログラムから統一的に並列処理システムを制御する並列処理システム制御装置を提供する。 - 特許庁 - To provide a technology, capable of verifying the operation of an application program in a parallel processing system, which requires parallel processing by means of plural information processors, with fewer resources.
複数の情報処理装置での並列処理が必要な並列処理方式のアプリケーションプログラムの動作検証をより少ないリソースで行うことが可能な技術を提供する。 - 特許庁 - To provide information processors of parallel computers, a parallel computer system, and a control method which perform selection of a path to an information processor of a communication partner separately from communication transmission.
通信相手の情報処理装置までの経路選択を通信の送信とは分離して行う並列計算機の情報処理装置、並列計算機システム、制御方法を提供する。 - 特許庁 - Where parallel operation is not very effective, data is transferred in entry-serial and bit-parallel mode to a group (82) of processors provided at a lower portion of the memory cell mat (30) and the arithmetic operation is executed.
並列演算性が低い場合には、このメモリセルマット（３０）下部に設けられた演算器群（８２）に対して、エントリシリアルかつビットパラレル態様でデータを転送して演算処理を実行する。 - 特許庁 - To provide a serial/parallel data conversion module including a serial/parallel data converter which is controlled by a control unit for data compatibility between processors or between a processor and a serial device.
プロセッサー間またはプロセッサーとシリアル装置との間のデータ互換を行うため、制御ユニットに制御されるシリアル／パラレルデータ変換器を含むシリアル／パラレルデータ変換モジュールを提供する。 - 特許庁 - To schedule multiprocessors so as to improve the availability of all the processors in the multiple executions of sequential jobs and parallel jobs.
逐次ジョブと並列ジョブの多重実行時に、全プロセッサの稼働率を向上するようにマルチプロセッサのスケジューリングをすることにある。 - 特許庁 - The number of processors which generate print data from the page description data through parallel processing is determined based upon the determined number of layers.
決定されたレイヤーの数に基づき、ページ記述言語データから印刷データの生成を並列処理するプロセッサの数を決定する。 - 特許庁 - All computer instruction sets, high level languages and computer architectures, including parallel processors, can be shown to be equivalent to a Turing Machine.
すべてのコンピュータ命令セット,高水準言語,およびパラレルプロセッサを含むコンピュータアーキテクチャは,チューリングマシンに対しては等しく表示される． - コンピューター用語辞典 - Coins are fed from a coin feeder 12 to a plurality of coin processors 11 provided in parallel along one side of the coin feeder 12.
硬貨供給装置12により、硬貨供給装置12の一側に沿って並設する複数台の硬貨処理機11へ硬貨を供給する。 - 特許庁 - A parallel computation system 1 includes a plurality of processors 10, a network 20 for interconnecting the plurality of processors 10, and at least a network switch device 21 for controlling a communication path of the network 20.
並列計算システム１は、複数のプロセッサ１０と、複数のプロセッサ１０を相互に接続するネットワーク２０と、ネットワーク２０の通信経路を制御するための少なくとも１つのネットワークスイッチ装置２１と、を備える。 - 特許庁 - The arithmetic result obtained by the parallel processing of the processors is instantaneously displayed as an image by performing the decentralized control over display elements in the small display areas 11 corresponding to the processors.
プロセッサの並列処理によって得られた演算結果は、それぞれのプロセッサ毎に対応する小表示領域１１内の表示素子の発色を分散制御することで演算結果を画像として瞬時表示する。 - 特許庁 - To provide a framework capable of executing parallel processing at a high speed while synchronizing the operations of a plurality of processors in the units of scanning lines or bands.
複数のプロセッサの動作を走査ライン単位又はバンド単位で同期させつつ高速に並列処理を実行できる枠組みを提供する。 - 特許庁 - An SIMD control part 163 divides the image data of the processing object into a number of the parallel number selected by the parallel number selection part 162 to be provided to the processors of the number of the parallel number along with an expansion instruction at the required magnification, and synthesizes image data expansion processing results by the respective processors based on the expansion instruction to generate expansion image data.
ＳＩＭＤ制御部１６３は、処理対象の画像データを並列数選択部１６２により選択された並列数の数に分割して該並列数の数のプロセッサに上記要求倍率での拡大命令とともに与え、該拡大命令に基づく各プロセッサによる画像データ拡大処理結果を合成して拡大画像データを生成させる。 - 特許庁 - A parallel computing device includes a plurality of arithmetic processors (PE) 2 for performing arithmetic processing in parallel; and an instruction execution control processor (PE-I) 3 for supplying a control instruction to each of the PE 2.
並列計算装置は、並列して演算処理を行う複数の演算プロセッサー（ＰＥ）２と、ＰＥ２のそれぞれに制御命令を供給する命令実行制御プロセッサー（ＰＥ−Ｉ）３とを備える。 - 特許庁 - To execute shared resource exclusive control of being conscious of order, while attaining low electric power consumption, by reducing a data communication quantity between processors, even by parallel communication processing in an existing environment of a plurality of processors.
複数のプロセッサが存在する環境下での並列通信処理でも、プロセッサ間のデータ通信量を削減でき、低消費電力を達成しつつ、順序を意識した共有リソース排他制御を行うことができるようにする。 - 特許庁 - When a job J10 of the processor 1001 requests data processing to the system program, all the processors are interrupted, a processors under executing the job (J30 in the figure) of priority lower than J10 and idle processors (1003-1005 in the figure) parallel process the data processing functions designated by the data processing request and the processor 1001 similarly executes this data processing function as well.
プロセッサ1001のジョブ(Ｊ)10がシステムプログラムにデータ処理要求をすると、全プロセッサに割込みをかけ、Ｊ10より低い優先度のジョブ(図ではＪ30)を実行しているプロセッサ及び遊休プロセッサ(図では1003〜1005)はデータ処理要求の指定するデータ処理機能を並列処理し、プロセッサ1001も同様に該データ処理機能を実行する。 - 特許庁 - To provide methods and systems for parallel processing by enhancing data objects in a print job sent to a printing device having multiple processors.
複数のプロセッサを有するプリントデバイスへ送られるプリントジョブ内のデータオブジェクトを強化してパラレルに処理するための方法およびシステムを提供する。 - 特許庁 - To provide a method and a device for executing one or more software programs according to a data parallel-processing model in a plurality of processors of a multiprocessing system.
マルチ処理システムの複数のプロセッサ内においてデータ並列処理モデルに従って１以上のソフトウェアプログラムを実行する方法及び装置を提供する。 - 特許庁 - To improve the processing speed of an image processor equipped with image processing processors sharing and processing inputted image data in parallel.
入力された画像データの処理を分担して並列に処理を行なう複数の画像処理プロセッサを備える画像処理装置の処理速度を向上させる。 - 特許庁 - If the threads are processed by a plurality of processors, high-speed processing is attainable because processing can be performed in parallel in the case of "full page image".
各スレッドを複数のプロセッサで処理すれば入力データ種別が「全面イメージ」の場合には処理を並列化することができるため高速処理が可能となる。 - 特許庁 - To provide an information processor efficiently performing load distribution when performing information processing by use of a plurality of processors (information processing parts) in parallel.
複数のプロセッサ（情報処理部）を並列に用いて情報処理を行う際に、効率良く負荷分散を行うことができる情報処理装置を提供する。 - 特許庁 - The SIMD type arithmetic operation having N units of processors capable of operating in parallel, is characterized by having a means for allowing a plurality of element processors operating in parallel to encode image signal consisting of a plurality of pixels, and a means for composing a code word obtained by the means to a consecutive bit string are provided.
Ｎ個の並列動作可能なプロセッサーを有するＳＩＭＤ型演算手段において、複数の並列に動作する要素プロセッサー夫々に複数の画素から成る画像信号の符号化を行わせる手段と、該手段で得られた符号語を連続したビット列に結合する手段を有する事を特徴とする。 - 特許庁 - A multiprocessor, parallel computer is made tolerant to hardware failures by providing extra groups of redundant standby processors and by designing the system so that these extra groups of processors can be swapped with any group which experiences the hardware failure.
冗長な待機プロセッサの余分のグループを設けることと、これらのプロセッサの余分なグループを、ハードウェア障害を経験するグループと交換できるようにシステムを設計することによって、マルチプロセッサ並列コンピュータを、ハードウェア障害に対してトレラントにする。 - 特許庁 - To reduce term instructions for ending a thread in a parallel processor system dividing a single program into a plurality of the threads and parallelly executing them in a plurality of processors.
単一のプログラムを複数のスレッドに分割し複数のプロセッサで並列に実行する並列プロセッサシステムにおいて、スレッドを終了させる為のターム命令を削減する。 - 特許庁 - To provide a method for generating an adequate parallel code from a source code to a computer system composed of a plurality of processors which share a cache memory or a main memory.
キャッシュメモリまたは主記憶を共有する複数のプロセッサから構成される計算機システムに対して、ソースコードより最適な並列コードを生成する方法を提供する。 - 特許庁 - To specify different phase kinds and to make respective plural processors for constituting parallel computers changeably generate M sequence random number provided with the phase kinds.
並列計算機を構成する複数個のプロセッサのそれぞれに、異なる位相種別を指定してその位相種別を持つＭ系列乱数を、変更可能に生成させる。 - 特許庁 - To flexibly combine parallel processing with pipeline processing in order to increase the speed of an image recognition system through the efficient use of a plurality of image processors.
複数の画像処理装置を効率よく使って画像認識システムを高速化するため、並列処理とパイプライン処理を柔軟に組み合わせることを可能にする。 - 特許庁 - A master processor 10a is made to perform the program file (a), and slave processors 10b, 10c, and 10d are made to load the program files b, c, and d in parallel in response to this performance.
マスタープロセッサ１０ａにプログラムファイルａを実行させ、この実行に応答して、スレーブプロセッサ１０ｂ、１０ｃ、１０ｄにプログラムファイルｂ、ｃ、ｄを並列にロードさせる。 - 特許庁 - To efficiently drive plural processors and to shorten job processing time in the case of processing plural jobs such as parameter surveys by a parallel computer system.
パラメータサーベイのような複数のジョブを並列計算機システムで処理する場合において、複数のプロセッサを効率よく稼動させ、ジョブの処理時間の短縮を図る。 - 特許庁 - A parallel processing management device 3 divides the storage speed of each job notified from a processing result transfer device 5 by the number of processors, and obtains a storage speed per processor.
並列処理管理装置３は、処理結果転送装置５から通知された各ジョブの記憶速度を処理装置数で除し、それぞれ１処理装置当たりの記憶速度を得る。 - 特許庁 - To reduce a time necessary for interprocessor communication when the processing of forward/backward substitution in simulation of an electric power system is performed by a plurality of processors in parallel.
電力系統のシミュレーションにおける前進／後退代入の処理を複数のプロセッサで並列処理する際のプロセッサ間通信に要する時間を低減させる。 - 特許庁 - This parallel processing apparatus using the genetic algorithm comprises the plurality of processors.
本発明は、この遅れ時間がなく、各プロセッサが効率よく並列処理し最適化問題をより高速にそしてより高品質に解くことができる並列処理装置を提供することにある。 - 特許庁 - To provide a communication connection management system which performs data communication with the processor of the other party of communication, only when the processor of the other party of communication for performing parallel processing operates normally when the parallel processing is performed using the processes of a plurality of processors.
複数のプロセッサのプロセスを用いて並列処理を行なう時に並列処理を行う通信先プロセッサが正常に動作している場合にのみ、このプロセッサとデータ通信を行なう通信コネクション管理方式を提供する。 - 特許庁 - To overcome a problem that performance of a plurality of processors can not be sufficiently utilized because part of PDL command analyzing processings are interrupted during parallel processings when short of memory occurs in the plurality of PDL command analyzing processing during parallel processing.
並列処理中の複数のＰＤＬコマンド解析処理でメモリ不足が発生すると、その並行処理中のＰＤＬコマンド解析処理の一部を中止させてしまうので、複数のプロセッサの性能を十分に活かすことができない。 - 特許庁 - To perform a high speed interprocessor communication by avoiding the competition between networks even when a parallel computer system comprises a communication route with complicated networks or there are a large number of processors used for parallel calculation.
並列計算機システムが通信経路が複雑なネットワークを持って構成されている場合、あるいは、並列計算で使用するプロセッサが非常に多くなるような場合にも、ネットワークの競合を回避して高速なプロセッサ間通信を行う。 - 特許庁 - In the image processor for parallel rasterizing a print control language by using a plurality of processors, a plotting target area is divided into band areas, the processors are monitored and rasterizing processing of non-processed band area is assigned to a discovered processing waiting processor.
複数のプロセッサを用いて、並列的に印刷制御言語をラスタライズする画像処理装置であって、描画対象領域をバンド領域に分割し、プロセッサを監視して、発見した処理待ちプロセッサに未処理の前記バンド領域のラスタライズ処理を割り当てる。 - 特許庁 - This image processor has an error memory, error diffusion processors of the number equal to the number of the laser beams, data delaying devices among the error diffusion processors, and video signal generators of the number equal to the number of the laser beams and performs error diffusion in parallel by the number equal to the number of the laser beams.
誤差メモリと、レーザービームの本数と同数の誤差拡散処理装置と、誤差拡散処理装置間のデータ遅延装置と、レーザービームの本数と同数のビデオ信号生成装置を持ち、レーザービームの本数と同じ数だけ並列に誤差拡散処理を行う。 - 特許庁 - In this image processing device performing image processing in parallel by means a plurality of processors, each of scanning lines is divided into a plurality of partial areas, and on at least one scanning line constituting an image, image processing is carried out in parallel by allocating at least one of a plurality of processors to each of the partial areas.
複数のプロセッサを用いて並列に画像処理を行う画像処理装置であって、イメージを構成する少なくとも１つの走査ラインについて、個々の走査ラインを複数の部分領域に分割した場合の、前記部分領域のそれぞれに前記複数のプロセッサのうち少なくとも１つを割り当てて並列に画像処理を行うことを特徴とする。 - 特許庁 - An image processor which performs image processing in parallel by using a plurality of processors is equipped with a control means for performing the image processing in parallel by assigning at least one of the plurality of processors to each of a plurality of partial areas when individual scanning lines constituting an image are each divided into the plurality of partial areas.
複数のプロセッサを用いて並列に画像処理を行う画像処理装置であって、イメージを構成する少なくとも１つの走査ラインについて、個々の走査ラインを複数の部分領域に分割した場合の、前記部分領域のそれぞれに前記複数のプロセッサのうち少なくとも１つを割り当てて、並列に画像処理を行う制御手段を備える。 - 特許庁 - In the image processor 10, when receiving an image expansion instruction including image data of a processing object and required magnification thereof, a parallel number selection part 162 calculates magnification errors between required magnification and actual magnification on a parallel number basis when processing object image data are subjected to parallel calculation processing by setting processors of an SIMD processor 50 in a different parallel number, and selects a parallel number having the smallest magnification error.
画像処理装置１０において、並列数選択部１６２は、処理対象の画像データと要求倍率を含む画像拡大指示を受付けると、ＳＩＭＤプロセッサ５０のプロセッサを異なる並列数にして処理対象画像データを並列演算処理させる場合の該並列数別の要求倍率と実倍率との倍率誤差を算出し、該倍率誤差が最も小さい並列数を選択する。 - 特許庁 - An information input part 105 inputs the number 106 of the processors to be used in parallel processing, the number 107 of the random numbers to be generated by one processor, the number 108 of the kinds of the phase of the random number to be generated and phase kinds information 109 for the respective processors to a random number generation part 101.
情報入力部１０５は、乱数生成処理部１０１に、並列処理で使用されるプロセッサ台数１０６、１プロセッサが生成する乱数の個数１０７、生成する乱数の位相の種別数１０８、プロセッサ別位相種別情報１０９を入力する。 - 特許庁 - Processes A1-A3 and B1-B2 to be generated from parallel programs A and B are respectively assigned to the processing time zones of processors 1-3 according to a time corresponding to a processor distribution ratio preliminarily set for each parallel program.
プロセッサ１〜３それぞれの処理時間帯に対して、並列プログラムＡ，Ｂから生成されるプロセスＡ１〜Ａ３，Ｂ１〜Ｂ２を、各並列プログラムに対して予め設定されたプロセッサ配分率に応じた時間に従って、それぞれ割り当てる（ステップＳ１）。 - 特許庁 - To provide an electronic exchange conducting collation processing of a line/trunk operating state between a main processor section and a peripheral processor section that can execute the collation processing in parallel among a plurality of processors.
メインプロセッサ部と周辺プロセッサ部との間のライン／トランク使用状態の照合処理を行う電子交換機において、複数のプロセッサで並行して照合処理を実行できること。 - 特許庁 - To appropriately manage a processor required for every semiconductor wafer and to prevent dispersion of a characteristic, when the semiconductor wafer is processed by parallel processing by means of plural processors (aligners).
複数の処理装置（露光装置）による並行処理によって半導体ウェーハを処理する場合に、各半導体ウェーハ毎に必要な処理装置を適正に管理し、特性のバラツキを防止する。 - 特許庁 - To attain the miniaturization/cost-down of a device by providing the device through minimum processes without performing recompiling or the like so as to execute a program, which is operated between parallel processors, through a single processor.
並列プロセッサで動作するプログラムを、単一プロセッサで実行するように、再コンパイルなどを行うことなく、最小の工数で実現し、装置の小型化／装置コストの削減を図る。 - 特許庁 - An operation characteristic parameter composed of a speed condition of the respective elevators, a condition of the elevator number, and a condition of indicating the relationship with the other elevator, is set in respective processors 76 and 77 of a parallel processing computer.
各エレベータの速度条件、エレベータ数条件、他のエレベータとの関係を示す条件からなる動作特性パラメータを並列処理計算機の各プロセッサ７６、７７に設定する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
