「parallel processors」を含む例文一覧(148)

＜前へ 1 2 3
  • To deal with a problem of memory capacity increasing and processing speed decreasing due to the increase of integration hit number in a signal processing apparatus for processing in parallel laser signal processing with a plurality of high performance processors.
    レーダ信号処理を複数の高性能プロセッサで効率的に並列処理する信号処理装置において、積分ヒット数の増大により、メモリ容量が増大し、処理速度が遅くなる。 - 特許庁
  • To provide a technique for reducing power consumption in a plurality of processors for executing instructions in parallel.
    並列的に命令を実行する複数の演算処理装置のうち休止状態となった演算処理装置への動作クロック信号を停止したとしても、それだけではあまり大きな電力の節約を期待できない。 - 特許庁
  • Plotting instructions related to respective grouped object groups are respectively allocated to respective image processing processors 102 to 104 in each object group to execute corresponding plotting processing in parallel.
    そして、グループ化された各オブジェクトグループにそれぞれ関連する描画命令を、オブジェクトグループごとに画像処理プロセッサ１０２〜１０４にそれぞれ割り当て、対応する描画処理を並列実行させる。 - 特許庁
  • The apparatus enables to decrease operation amount and memory capacity by applying pipeline parallel processing efficiently to pulse inner signal processing and signal processing between pulses via a cluster combining in a ring a plurality of processors.
    複数のプロセッサをリング結合したクラスタでパルス内信号処理およびパルス間信号処理を効率的にパイプライン並列処理することにより、演算量とメモリ容量を減らすことができる。 - 特許庁
  • To provide a fast parallel image processor which can speed up the data transfer between image processing units and can process an image fast by suppressing the restriction of the number of image processors and greatly increasing their parallelism.
    画像処理ユニット間のデータ転送を高速化でき、画像処理プロセッサ数の制約を抑えて、飛躍的に並列性を高めて高速に画像処理できる高速並列画像処理装置を提供する。 - 特許庁
  • To actualize parallel processors which decrease the overhead of processes by simplifying an exclusive control program and can easily guarantee the order of processes of command packets, and a system therefor.
    排他制御プログラムを簡素化して処理のオーバーヘッドを減少させるとともに、コマンドパケットの処理の順序保証を簡単に行える並列処理装置及びそのシステムの実現を目的とする。 - 特許庁
  • That is, since the digital camera allows a plurality of the processors to share the photographing signal processing applied to digital image data by one image in parallel, the photographing interval can be reduced.
    すなわち、画像破綻を招くことなく、１画像分のデジタル画像データに対する撮影信号処理を複数のプロセッサに分担させて並列処理することができるので、撮影間隔を短縮可能である。 - 特許庁
  • A plurality of medical apparatus constituted using processors out of various medical apparatus (X-ray CT devices and MR imaging devices) installed in medical facilities and other facilities are connected through a network, and the connected processors are constituted to carry out the same processing dispersedly in parallel.
    医療施設その他の施設に設置されている各種の医療機器（Ｘ線ＣＴ装置やＭＲイメージング装置）の中で演算処理装置を用いて構成されたものの複数をネットワークを介して接続し、接続された演算処理装置同士が同じ処理を並列的に分散して処理するように構成する。 - 特許庁
  • To prevent the deterioration of actual performance due to the generation of a request for invalidating cache by preventing the false sharing, wherein different processors update the values of arrayed elements included in the same cache line at the time of the conventional loop scheduling for parallel executing compilers for a shared memory type parallel computer.
    共有メモリ型並列計算機向けの並列化コンパイラにおける従来のループスケジューリングでは、異なるプロセッサが同一のキャッシュラインに含まれる配列要素の値を更新するフォールスシェアリングが起こり、キャッシュの無効化要求が発生して実行性能が低下する。 - 特許庁
  • To provide a parallel support vector machine technology for solving the problem, wherein a large set of training data where kernel computation, kernel cache, and training data are spread over a number of distributed machines or processors.
    カーネル計算、カーネル・キャッシュ及び訓練データが多数の分散形マシンあるいはプロセッサに分散している、訓練データの大きな集合を有する問題を解くための、並列サポート・ベクトル・マシン技術を提供する。 - 特許庁
  • To provide a processor in which a conventional operating system used for a single processor is applied to a multi-processor, and processors included in the multi-processor are operated in parallel by the plurality of operating systems.
    従来のシングルプロセッサに使用されていたオペレーティングシステムをマルチプロセッサに流用し、マルチプロセッサに含まれるプロセッサを複数のオペレーティングシステムによって並列に動作させることができるプロセッサを提供する。 - 特許庁
  • In addition, when the subordinate control device comprises a plurality of processors, the main control device transmits the optimized reconfiguration information to the plurality of subordinate control devices to perform parallel processing, thereby achieving high-speed processing.
    なお、従制御装置が複数のプロセッサで構成されている場合、主制御装置は複数の従制御装置に対して最適再配置情報を送信して並列処理を行うことにより高速処理を実現する。 - 特許庁
  • To provide a device for decoding an image reducing an idle time of each processor and rapidly decoding a compressed image, in a device for decoding an image carrying out a decoding process by operating a plurality of processors in parallel with one another.
    複数のプロセッサを並列動作させて復号処理を行う画像復号装置において、プロセッサのアイドル時間を低減し、より高速に圧縮画像を復号可能な画像復号装置を提供する。 - 特許庁
  • When packets are inputted from a plurality of input lines 121, the plurality of packet processors 112 which constitute the interface part 110 determine the output line 122 as a destination based on the header of the packet, and then process the packets to be transferred in parallel.
    入力回線121からパケットが入力すると、インターフェース部110を構成する複数のパケット処理部112が該パケットのヘッダから宛先となる出力回線122を判定して転送するパケット処理を並列に実施する。 - 特許庁
  • Cache memories 3-1 to 3-n are provided in cache memory devices 2 attached to respective processors 1 of the parallel computer and different consistency management systems are assigned to the respective cache memories 3-1 to 3-n.
    並列計算機の各プロセッサ１に付随するキャッシュメモリ装置２内に複数のキャッシュメモリ３−１〜３−ｎを設け、それぞれのキャッシュメモリ３−１〜３−ｎにそれぞれ別の一貫性管理方式を割り当てる。 - 特許庁
  • To realize improvement of image processing capability using parallel image processing processors for an image processor of an inspecting apparatus by improving transmission throughput from a sensor etc., being an input means for image data to the image processing processors by solving problems of skew management between bus lines and electrical mutual interference between bus signal lines, etc.
    検査装置における画像処理装置において、並列画像処理プロセッサを用いて画像処理能力の向上を画像データの入力手段であるセンサ等から画像処理プロセッサまでの伝送スループットの向上をバス線間のスキュー管理や、バス信号線間の電気的な相互干渉等を解決して実現することを目的とする。 - 特許庁
  • Designating a range of a line/trunk number of a collation object for information of a state request divides a collation unit in the case of collating the line/trunk operating state and 1st and 2nd processors 121, 123 conduct parallel collation processing.
    ライン／トランク使用状態照合において、状態要求の情報に照合対象とするライン／トランク番号の範囲を指定することで照合単位を分割し、第１、第２のプロセッサ１２１、１２３で並列照合処理を行う。 - 特許庁
  • A scheduler for managing a plurality of image processing commands in a batch is provided with a determination means for allocating one image processing command that can be processed in parallel to a plurality of image processors, and a means for creating separated processing addresses.
    複数の画像処理コマンドを一括して管理するスケジューラに、並列処理が可能な一つの画像処理コマンドを複数の画像処理装置に割り振るための判定手段と分割した処理アドレスを生成する手段を設ける。 - 特許庁
  • To provide a communication system for electrically connecting communication ports of a plurality of information processors to perform data communication, the system allowing parallel operation of a plurality of communications without increasing the number of communication hardware devices.
    複数の情報処理装置の各通信ポートを電気的に接続して互いにデータ通信を行う通信システムにおいて、複数の通信処理を並行して実行可能な構成を通信用のハードウェアを増加させることなく実現する。 - 特許庁
  • A use request of the parallel operation processor groups from the sequential operation processors that is so set that the processor groups 1005-1008 are usable by the designation mechanism 1002 is operated without an interrupt.
    同期範囲指定機構１００２によって並列演算プロセッサ群１００５〜１００８が使用可能と設定されている逐次演算プロセッサからの並列演算プロセッサ群の使用要求に対しては割り込みなく動作させる。 - 特許庁
  • To provide a configuration which obtains a desired performance while reducing an instruction cache capacity, in a configuration wherein a plurality of processors are provided and data to be processed are divided into prescribed units and respective pieces of data are processed in parallel by respective processor.
    複数のプロセッサを備え、処理するデータを所定の単位に分割し、各データに対して、各プロセッサで並列に処理を行う構成において、命令キャッシュ容量を低減しながら所望のパフォーマンスを得る構成を提供する。 - 特許庁
  • By this print controller, this method, and this program product, print stream data are received, analyzed to be divided into a local part and a global part, packaged for further raster image processing, and then, processed in parallel by means of a plurality of raster image processors.
    プリントストリーム・データを受け取り、解析してローカル部分とグローバル部分に分け、さらにラスタ画像処理を行うためにパッケージ化し、その後、複数のラスタ画像プロセッサによって並列に処理する、プリント・コントローラ、方法、およびプログラム製品。 - 特許庁
  • To provide a segmented region management method by which calculation loads of each processor are equalized, granularity is raised and a program about a communication queue is easily created when the reactor core is analyzed by parallel computation by a plurality of processors.
    複数のプロセッサによる並列計算で炉心解析を行う際に、各プロセッサの計算負荷を均等にし、粒度を上昇させ、しかも通信キューについてのプログラム作成が容易な分割領域管理方法を提供する。 - 特許庁
  • The entire print job (or any portion thereof) is spooled by an enhanced driver module on an attached host system 101 and the data objects are re-ordered to allow for improved opportunity for parallel processing of the data objects on the multiple processors of the printing device.
    プリントジョブ全体（またはその一部）は、取り付けられたホストシステム上の強化されたドライバモジュールによりスプールされ、プリントデバイスのうちの複数のプロセッサでデータオブジェクトをパラレルに処理する機会を改善できるように、データオブジェクトが再配列される。 - 特許庁
  • To solve an optimization problem faster with higher quality by enhancing processor efficiency by eliminating the wait time in communication processing caused by variance in the processing time of individual generation among processors in parallel processing of genetic algorithm.
    遺伝的アルゴリズムの並列処理において、プロセッサ間での個体作成処理時間のばらつきによって生じる通信処理時の待ち時間を無くし、各プロセッサ効率よく使用することにより、最適化問題をより高速により高品質に解く。 - 特許庁
  • In an instruction step 3, in the case where the respective processors of the processor group 4 end execution of thread and a designated instruction is not given to the program, an instruction for executing thread related to the next parallel processing block is given to the concerned processor.
    指示ステップ３は、プロセッサ群４のそれぞれのプロセッサがスレッドの実行を終了した場合であって、プログラムに所定の指示がなされていない場合には、当該プロセッサに対して次の並列処理ブロックに係るスレッドを実行するように指示する。 - 特許庁
  • Image pickup data from plural image pickup processors 1, 2 and 3 connected mutually parallel are sent to an image pickup data editor 8 connected via a common bus 6, combined and edited into one piece of panoramic image pickup data or multi-viewpoint image pickup data.
    互いにパラレルに接続された複数の撮像プロセッサ１、２、３からの撮像データを、共通バス６を介して接続された撮像データ編集装置８に送って、一つのパノラマ撮像データまたは多視点撮像データに合成および編集する。 - 特許庁
  • To obtain a parallel multi-target tracking device reducing the transfer amount of data to conduct optimum load dispersion by conducting dispersion- processing using plural processors and by dispersing the tracking data to be stored, when controlling the movement prediction for plural targets.
    複数の目標物の移動予測の管理を行う際に、複数のプロセッサで分散処理するとともに、航跡データを分散させて保有させることにより、データの転送量を減らし、最適な負荷分散を行う並列多目標追尾装置を得る。 - 特許庁
  • On a print system which is pertaining to a multi-processing printer which comprises a host device and a multi-processing printer which is equipped with multiple processors, the host device is characterized by a printer driver which has a page-basis split and parallel processing means that generates and processes page description language split into pages and responds to the parallel processing.
    ホスト装置と、複数のプロセッサを有するマルチプロセッサプリンタとを含んで構成される、本発明に係るマルチプロセッサプリンタにおけるプリントシステムによれば、ホスト装置はドキュメントページ単位で分割されて並列処理に対応するページ記述言語を生成処理するページ単位分割並列処理手段を有するプリンタドライバを設けたことに特徴がある。 - 特許庁
  • To solve a problem such that the effect of parallelism is lowered by the bottleneck of communication as the number of divided logics increases since it is necessary to communicate the event information of signals spread between processors and time information for synchronism through a network when the respective object logics divided by a parallel logic simulator for dividing and parallel executing simulation object logics are divided although they are simulated on independent memory spaces.
    シミュレーション対象論理を分割して並列実行させる並列論理シミュレータにおいて分割したそれぞれの対象論理は、独立したメモリ空間上でシミュレーションさせるが分割した場合、プロセッサ間にまたがる信号のイベント情報及び同期のための時刻情報をネットワークを介して通信しなければならない。 - 特許庁
  • To provide a parallel type information retrieving device and method for performing acceleration by dividing a document set and paralleling partial retrieval with a plurality of partial retrieval processors and also reducing storage capacity by storing only a subset of divided documents in each partial retrieval processor, a parallel type information retrieval program and a recording medium with the program recorded thereon.
    文書の集合を分割して複数の部分検索プロセッサで部分検索を並列して高速化するとともに各部分検索プロセッサでは分割された文書の部分集合のみを格納して記憶容量の低減化を図った並列型情報検索装置および方法と並列型情報検索プログラムおよび該プログラムを記録した記録媒体を提供する。 - 特許庁
  • The load distribution type packet parallel processor having plural packet processors 31-35 is provided with a load level deciding part for deciding the load level of its own packet processor and a transmission and reception controlling part for operating response processing to a packet processing request according to the load level decided by the load level deciding part.
    複数のパケットプロセッサを備えた負荷分散パケット並列処理装置において、自パケットプロセッサの負荷レベルを決定する負荷レベル決定部と、上記負荷レベル決定部が決定した負荷レベルに応じて、前記パケット処理要求への応答処理する送受信制御部とを備える構成とする。 - 特許庁
  • To automatically generate a source program by properly predicting hardware resource information, the number of program steps and the number of cycles required by a program to be generated, and to automatically generate a source program by dividing processing into a plurality of processors connected in parallel or in series in the development of a built-in program for performing programming by a GUI operation.
    ＧＵＩ操作でプログラミングを行う組み込み用プログラムの開発において、生成されるプログラムが必要とするハードウエア資源情報、プログラムステップ数、及びサイクル数を適切に予測し、並列又は直列に接続される複数のプロセッサに分けてソースプログラムを自動生成する - 特許庁
  • To provide a multiprocessor array architecture which can provide a high degree of connectivity between processing elements within parallel arrays of processors while minimizing the wiring required to interconnect the processing elements and minimizing the communications latency encountered by inter-PE communications.
    プロセッサの並列アレイ内の処理エレメント間に高度の接続性を提供し、同時に、処理エレメントを相互接続するために必要な配線を最小限化し、かつＰＥ間通信が遭遇する通信待ち時間を最小限化することが可能な重プロセッサアレイのアーキテクチャを提供する。 - 特許庁
  • To provide a shared memory parallel computer in which a plurality of processors are accessible to an arbitrary memory with equally high performance, there are fewer hardware materials for maintaining consistency of a cache, and an increase in cache capacity by enhancing the processor can easily be dealt with.
    多数のプロセッサが任意のメモリに対して等しく高い性能でアクセス可能であり、キャッシュの整合性を保つためのハードウェア物量が小さく、かつプロセッサのエンハンスによるキャッシュ容量の増加に容易に対応可能な共有メモリ型並列計算機を提供する。 - 特許庁
  • In addition, a synchronous range designation mechanism 1002 capable of controlling usability of the processor groups 1005-1008 corresponding to the respective sequential operation processors 1001-1004 for sharing the processor groups 1005-1008 by the plurality of parallel jobs is provided.
    さらに、並列演算プロセッサ群１００５〜１００８を、複数の並列ジョブで共用使用するために、各逐次演算プロセッサ１００１〜１００４に対応して並列演算プロセッサ群１００５〜１００８が使用可能かをプログラム制御可能な同期範囲指定機構１００２を備えている。 - 特許庁
  • A hypervisor OS 6 has a monitor context table 50 in which a plurality of monitor contexts each including monitor operation requirements and priority information are set in order to set a hardware monitor function for monitoring the operating condition of a plurality of physical processors that execute a plurality of processes in parallel.
    ハイパーバイザOS６は、複数のプロセスを並列に実行する複数の物理プロセッサの動作状態をモニタするハードウエアモニタ機能を設定するために、それぞれがモニタ動作条件と優先度の情報を含む複数のモニタコンテキストが設定されるモニタコンテキストテーブル５０を有する。 - 特許庁
  • To provide an interprocessor communication system providing data transfer between processors by an application without modifying the application on a parallel processing system using an OS for a single processor running the OS and an existing application for a single processor on a multiprocessor without modifying them, and capable of realizing parallel processing by the multiprocessor with respect to the existing application.
    マルチプロセッサ上でシングルプロセッサ向けＯＳと既存のアプリケーションをそれらに改造を加えることなく動作させ、その既存のアプリケーションに対してマルチプロセッサによる並列処理を実現できるようにしたシングルプロセッサ向けＯＳによる並列処理システム上で、アプリケーションに改造を加えることなく、当該アプリケーションによるプロセッサ間におけるデータ転送を可能にするプロセッサ間通信システムを提供する。 - 特許庁
  • This image generating device is constituted including two vector processing processors(VPU) 20 and 21 which generate plotting element lists by performing the geometry processes for representing images in parallel, a plotting processing processor(GS) 31 which performs a plotting process according to the plotting element lists, and an arbitrator(GIF) 30.
    それぞれ画像を表現するためのジオメトリ処理を並列的に行うことで描画要素リストを生成する二つのベクトル処理プロセッサ（ＶＰＵ）２０，２１と、描画要素リストに基づいて描画処理を行う描画処理プロセッサ（ＧＳ）３１と、調停器（ＧＩＦ）３０とを含んで画像生成装置を構成する。 - 特許庁
  • Hardware resource data, a program capacity and the number of cycles which are required by a program to be generated are calculated based on library information relating a processing block, and when the program to be generated exceeds the performance of one program, processing is divided into a plurality of processors in parallel or in series so that a source program can be generated.
    処理ブロックに関するライブラリ情報を基にして、生成されるプログラムが必要とするハードウエア資源データ、プログラム容量、及びサイクル数を算出し、生成されるプログラムが一つのプロセッサの性能を超えるものである場合、並列又は直列に接続される複数のプロセッサに分けてソースプログラムを生成する。 - 特許庁
  • To provide a means which can update and add search target data in parallel with a search and of quickly performing degenerate operation when a search processing apparatus is faulty, with respect to a character string collation-type full text search system for searching a large amount of data in a short time using a plurality of processors.
    本発明は、複数処理装置を用いて大量データを短時間に検索する文字列照合方式の全文検索システムに関し、検索対象データの更新、追加を検索と並行して行うことが可能で、検索処理装置が故障しても、縮退運転を迅速に行える手段を提供することを課題とする。 - 特許庁
  • Data communications equipment 20, interposed between data processors 22 and 23, is provided with a communication executing part 27 capable of simultaneously and parallel executing communication individually, via plural mutually different communication line networks 24 and 25 and a communication speed measuring part 31 for measuring the present communication speed of communication via each of communication lien networks.
    データ処理装置２２，２３間に介在されるデータ通信装置２０は、相互に異なる複数の通信回線網２４，２５を個別に経由する通信を同時並列的に実行可能な通信実行部２７と、各通信回線網経由の通信の現在の通信速度を計測する通信速度計測部３１とを含む。 - 特許庁
  • To provide a means capable of quickly updating and adding retrieval target data in parallel with retrieving and quickly performing a degeneration operation even when a retrieval processing fails about a full text retrieval system of a character string collation system for retrieving a large amount of data in a short period of time by using a plurality of processors.
    本発明は、複数処理装置を用いて大量データを短時間に検索する文字列照合方式の全文検索システムに関し、検索対象データの更新、追加を検索と並行して行うことが可能で、検索処理装置が故障しても、縮退運転を迅速に行える手段を提供することを課題とする。 - 特許庁
  • The image processing system includes a plurality of image processors 102A and 102B for ripping and layout processing of image data and an image controller 101 for distributing each ripping of the image data for every object unit and each layout processing of the ripped page to each image processor for parallel processing based on the variable print printing job.
    画像データのリッピング処理およびレイアウト処理を行なう複数の画像処理部１０２Ａ、１０２Ｂと、バリアブルプリントの印刷ジョブに基づき、画像データのオブジェクト単位の各リッピング処理およびリッピング処理が終了したページの各レイアウト処理を各画像処理部に分散して並列処理させる画像処理コントローラ１０１と、を有する。 - 特許庁
  • The RAID adapter starts a parity generating operation, parallel commands are dispatched to the array processors such that a partial parity value is respectively generated from each data block on a drive of each managed RAID storage drive, the partial parity value is received by the RAID adapter from each array processor, and the partial parity values are combined by the RAID adapter to generate a complete parity value.
    ＲＡＩＤアダプタはパリティ生成操作を開始し、管理される各ＲＡＩＤストレージ・ドライブのドライブ上のデータ・ブロックから部分的なパリティ値を各々生成するよう、並列命令がアレイ・プロセッサにディスパッチされ、部分的なパリティ値が各アレイ・プロセッサからＲＡＩＤアダプタで受信され、部分的なパリティ値がＲＡＩＤアダプタで結合されて、完全なパリティ値を生成する。 - 特許庁
  • In this picture processor, one part of data read from a DRAM 4 being an outside memory connected with a shared bus 2 connecting plural processors 1A and 1B in parallel is segmented by a funnel shifter 31 being a first segmenting circuit, and the segmented data are segmented by a second segmenting circuit, and written through local buses 6A and 6B in the processor in local memories 7A and 7B.
    この発明は、複数のプロセッサ１Ａ、１Ｂを並列接続する共有バス２に接続された外部メモリのＤＲＡＭ４から読み出したデータの一部を第１の切り出し回路となるファネルシフタ３１により切り出し、切り出したデータを第２の切り出し回路により切り出し、前記プロセッサ内のローカルバス６Ａ、６Ｂを介してローカルメモリ７Ａ，７Ｂに書き込むように構成される。 - 特許庁
  • In a memory distribution type parallel computer for executing plural processes by plural processors connected through a communication network, each processor for executing at least one process out of plural processes has a scheduler for scheduling the data transfer of substitute data to respective processes and a data transfer means for executing data transfer through the communication network in accordance with the schedule.
    通信ネットワークにより接続された複数の処理装置により複数のプロセスを実行する分散メモリ型並列計算機においては、複数のプロセスのうちの少なくとも１のプロセスを実行する各処理装置が、複数のプロセスに対し重複割付けされた変数に当該プロセスがデータを代入する場合に、代入されるデータの各プロセスへのデータ転送をスケジューリングするスケジューラと、スケジューラに従って、通信ネットワークを介するデータ転送を行うデータ転送手段とを有する。 - 特許庁
  • 1) This Ordinance of the Ministry shall come into effect as from July 7, 2000; provided, however, that the following shall come into effect as from the date of promulgation: the revised provisions of Article 1, item (viii), item (ix), item (xi), item (xiv), item (xviii), item (xxi), item (xxii), item (xxiv), (a) and (c), item (xxvii) and item (xxxiii); the revised provisions of item (xxxiv) of the same Article (limited to the part in which "those that are 75 millimeters or more" in (a), 1. and (b), 2. of the same item is revised to "those that exceed 75 millimeters"); the revised provisions of item (xxxv), item (xxxvi), item (xxxviii), item (xl), item (xliv) and also item (lvii) of the same Article, Article 3, item (vii), (e), item (xvi), (a) and (g), item (xx) and item (xxii); the revised provisions of Article 6, item (i) (excluding the part in which "parallel processors" in (c), 3. of the same item is revised to "devices designed for parallel processors"); and the revised provisions of item (ii), (b), item (iv) and item (viii) of the same Article, Article 7, Article 8, Article 9, item (i), (a), Article 12, Article 13, item (v), Article 14, item (v) and item (vi), (a) and (d), Article 14-2, item (lxxiv), Article 19, Article 20 and Article 21; and the revised provisions of Article 25 (limited to the part in which paragraph (3), item (ii), (j) of the same Article is deleted and (k) is changed to (j) and (l) is changed to (k)
    １　この省令は、平成十二年七月七日から施行する。ただし、第一条第八号、第九号、第十一号、第十四号、第十八号、第二十一号、第二十二号、第二十四号イ及びハ、第二十七号及び第三十三号の改正規定、同条第三十四号の改正規定（同号イ（一）及びロ（一）中「七五ミリメートル以上の」を「七五ミリメートルを超える」に改める部分に限る。）、同条第三十五号、第三十六号、第三十八号、第四十号、第四十四号並びに第五十七号、第三条第七号ホ、第十六号イ及びト、第二十号並びに第二十二号の改正規定、第六条第一号の改正規定（同号ハ（三）中「並列プロセッサ」を「並列プロセッサ用に設計したもの」に改める部分を除く。）、同条第二号ロ、第四号及び第八号、第七条、第八条、第九条第一号イ、第十二条、第十三条第五項、第十四条第五号並びに第六号イ及びニ、第十四条の二第七十四号、第十九条、第二十条並びに第二十一条の改正規定並びに第二十五条の改正規定（同条第三項第二号中ヌを削り、ルをヌとし、ヲをルとする部分に限る。）は、公布の日から施行する。 - 日本法令外国語訳データベースシステム
＜前へ 1 2 3

例文データの著作権について