「processing cycle」を含む例文一覧(661)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 13 14 次へ＞- By processing the waveform, the moving velocity and moving direction are detected from one cycle variation of the output waveform.
出力波形の１サイクル変動から移動速度及び移動方向をその波形処理により検出するように構成される。 - 特許庁 - To obtain a solid epoxy resin composition which gives an article which has excellent post-processing properties, excellent mechanical strengths, and heat cycle resistance by incorporating an epoxy resin, a curing agent, a curing promotor, and glass beads as an inorganic filler.
硬化物の後加工性・機械強度・耐ヒートサイクル性を同時に満足させるエポキシ樹脂組成物の提供。 - 特許庁 - To execute two instructions in parallel at the same clock cycle by the use of only one computing element, and hereby improve a data processing speed.
１つの演算器のみを用いて２つの命令を並列に、同じクロックサイクルで実行して、データ処理速度を向上させる。 - 特許庁 - To continuously encode/decode symbols within one cycle by preventing the disorder of pipeline processing in an arithmetic encoder/decoder.
算術符号・復号器において、パイプライン処理の乱れを防止し、１サイクルで連続的にシンボルの符号化・復号化を行なうこと。 - 特許庁 - A position detection section 32 sequentially detects a maximum amplitude position R for every pitch cycle Ta in the processing object waveform WL.
位置検出部３２は、処理用波形ＷLにおけるピッチ周期Ｔa毎の最大振幅位置Ｒを順次に検出する。 - 特許庁 - Further, the elapse time from the start of metering is calculated while adding a processing cycle T to be stored in the memory part THmin(n) (203).
又、処理周期Ｔを加算しながら計量開始からの経過時間を求めメモリ部Ｔｍｉｎ（ｎ）に記憶する（２０３）。 - 特許庁 - To provide a device for enabling image-shake correction processing having less errors, even if a constant sampling cycle is not secured.
一定したサンプリング周期が確保されない状態であっても、誤差の少ない像ブレ補正処理が可能な装置を提供する。 - 特許庁 - In addition, a control means executes repeatedly a magnifying comparison cycle for performing a comparison processing after magnifying the object region until the number of the pixels in the image before comparison processing agrees with that after comparison processing.
しかも、制御手段によって、対象領域拡大処理した後比較処理する拡大比較サイクルを、比較処理前後の画像における画素数が一致するまで、繰り返して実行するように制御する。 - 特許庁 - At first, on the basis of a first value and a second value of this processing cycle, multiplication processing using a predetermined multiplication value n and division processing are performed to obtain a first output value and a second output value.
まず、今回の処理サイクルの第１の値と第２の値とに基づいて、予め設定された乗算値ｎを用いた乗算処理と、除算処理とを行い、第１の出力値と第２の出力値とを求める。 - 特許庁 - A comparator 0606 compares an idle cycle held in the idle cycle register with a BEC held in a BEC register 0602, and writes, according to the comparison result, a prediction flag, that is a flag triggering power interruption processing or power non-interruption processing, to a prediction flag register 0604.
比較器０６０６は、アイドルサイクルレジスタに保持されたアイドルサイクルとBECレジスタ０６０２に保持されたBECとを比較して、比較結果に応じて電源遮断処理又は電源非遮断処理のトリガーとなるフラグである予測フラグを予測フラグレジスタ０６０４に書き込む。 - 特許庁 - This computer system is provided with a tracking processing part 19 for reflecting tracking data on each start cycle of an application to be referred to and updated by the computer system of a control system according to the application, on a main memory 17 of the waiting system in a tracking processing timing on each start cycle.
アプリケーションによって制御系の計算機システムが参照、更新する、前記アプリケーションの起動周期毎のトラッキングデータを、前記起動周期毎のトラッキング処理タイミングにおいて待機系の主メモリ１７へ反映させるトラッキング処理部１９を備える。 - 特許庁 - Accordingly an output cycle of drive data outputted in 2 [msec] of a predetermined cycle from a data output means by controlling the main CPU 32 and an output cycle of drive signals outputted in 6 [msec] of a specific cycle from the output drive circuit 38 come to be different from each other and a player becomes unrecognizable of a control processing cycle of the main CPU 32.
従って、メインＣＰＵ３２の制御によってデータ出力手段から２[ｍｓｅｃ]の所定の周期で出力される駆動データの出力周期と、出力駆動回路３８から８[ｍｓｅｃ]の特定の周期で出力される駆動信号の出力周期とは、異なるようになり、遊技者は、認識可能な被駆動装置の動作周期から、メインＣＰＵ３２の制御処理周期を認識出来なくなる。 - 特許庁 - The master and all the slaves are provided with a base cycle counter to be updated by the base cycle of IEEE1394 and a transmission timing management information table, and the master and the slaves execute the transmission processing of either isochronous transfer or asynchronous transfer by the prescribed base cycle within the communication cycle on the basis of the transmission timing management information table.
マスタおよび全てのスレーブに、ＩＥＥＥ１３９４の基底サイクルで更新される基底サイクルカウンタと送信タイミング管理情報テーブルを備え、マスタおよびスレーブが、送信タイミング管理情報テーブルに基づいて通信周期内の所定の基底サイクルで、アイソクロナス転送またはアシンクロナス転送のいずれかの送信処理を実行する。 - 特許庁 - The insertion of the mov instruction into the cyclic path root can divide the cyclic path of a four-cycle cyclic path length in two, that is, a cyclic path of a three-cycle cyclic path length and a cyclic path of a one-cycle cyclic path length, to reduce the start interval of loop processing.
このように、ｍｏｖ命令を循環路根に対して挿入することにより、循環路長が４サイクルの循環路を、循環路長が３サイクルの循環路と、循環路長が１サイクルの循環路との２つに分解することができ、ループ処理の開始間隔を小さくすることができる。 - 特許庁 - Concerning a digital signal processor for performing pipeline processing divided into three stages of an instruction fetch cycle, an instruction decode cycle and an instruction execute cycle, when decoding a conditional executing instruction through an instruction decoder 14, the value of a register A is put on a data bus while estimating the matching of conditions.
命令フェッチサイクルと命令デコードサイクルと命令実行サイクルの３段階のステージに分かれたパイプライン処理を行うデジタルシグナルプロセッサにおいて、命令デコーダ１４で条件実行命令をデコードする際には、条件が一致することを想定してレジスタＡの値をデータバス上にのせる。 - 特許庁 - To provide a three-dimensional image generation system which can improve the processing speed for the image generation and can shorten the display cycle.
画像生成の処理速度を向上させ、表示サイクルを短縮することのできる三次元画像生成システムを提供することである。 - 特許庁 - To suppress occurrence frequency of a precharge cycle in the case of performing decoding processing of the compression-encoded data of a moving image by using a DRAM or the like.
ＤＲＡＭ等を利用して動画の圧縮符号化データの復号化処理を行う場合に、プリチャージサイクルの発生頻度を抑える。 - 特許庁 - This simulation device is provided with: an instruction processing part (11); a concurrent execution condition decision part (31); and an execution machine cycle correction part (41).
シミュレーション装置は、命令処理部（１１）と、同時実行条件判定部（３１）と、実行マシンサイクル補正部（４１）と、を具備している。 - 特許庁 - Then, by the processing of the steps 108-120, the information relating to the vehicle such as a traveling state or the like is transmitted in the transmission cycle Td.
そして、ステップ１０８〜１２０の処理により走行状態などの車両に関する情報を送信周期Ｔｄで送信する。 - 特許庁 - For each cycle, each division circuit of different circuits is assigned to each stage of the reconfigurable circuit 12 in order according to the flow of processing.
サイクル毎に、異なる回路の分割回路をリコンフィギュラブル回路１２の各段に順番に処理の流れに従ってそれぞれ割りつける。 - 特許庁 - To provide a numerical control device having the function of superimposing a moving pulse used for high-speed cycle processing and NC program instructions.
高速サイクル加工で使用する移動パルスとＮＣプログラム指令を重畳する機能を有する数値制御装置を提供すること。 - 特許庁 - A band with which the TS packets to be stored can be sent out as a data broadcast to a network in every fixed processing cycle is calculated (134).
蓄積対象ＴＳパケットをデータ放送として一定の処理周期毎にネットワークに送出できる帯域を算出する（１３４）。 - 特許庁 - Address mode information of each instruction is added as a part of an instruction address and in each cycle of instruction processing, the address mode information is held.
各命令のアドレスモード情報を命令アドレスの一部として付加し、命令処理の各サイクルにおいてアドレスモード情報を保持する。 - 特許庁 - To provide an apparatus and method of processing a substrate, wherein a transporting cycle time is reduced without damaging the substrate.
基板に損傷を与えることなく、搬送タクトを短縮することができる基板処理装置および基板処理方法を提供する。 - 特許庁 - The second signal processing unit reads the signal out of the reverse side of the doubled memories by each sampling cycle, performs predetermined second signal processing, and writes the result back to the reverse side of the doubled memories.
第２信号処理部は、各サンプリング周期毎に、二重化メモリの裏側から信号を読出し、所定の第２の信号処理を施して、二重化メモリの裏側に書戻す。 - 特許庁 - For example, the life cycle of power management processing based on an electric property of a battery, executed by the intra box 100 is longer than parking assist processing of a vehicle executed by the function domain ECU.
例えば、イントラボックス１００が実行するバッテリの電気特性に基づく電力管理処理のライフサイクルは、機能ドメインＥＣＵが実行する車両の駐車アシスト処理よりも長い。 - 特許庁 - The threads are successively carried out for the transformation of coordinates, selection of a visible polygon, generation of a context and set-up respectively, and a single display cycle ends by the rendering processing of a graphic processing part.
座標変換、可視ポリゴン選別、コンテキスト生成及びセットアップの各スレッドは、順番に実行され、グラフィック処理部におけるレンダリング処理により、１表示サイクルが完結する。 - 特許庁 - To solve a problem that a processing unit can not have sufficient time for deciding an address of the next instruction to be returned from an instruction cache unit when a processing unit clock cycle is reduced.
プロセシングユニットクロックサイクル周期が減少したとき、プロセシングユニットは、インストラクションキャッシュユニットから戻されるネクストインストラクションのアドレスを決定するための充分な時間を持てなくなる。 - 特許庁 - To provide a reversing device of shape steel capable of shortening cycle time when performing reversing processing and capable of carrying the shape steel regardless of the existence of the necessity of the reversing processing.
反転処理を行う場合のサイクルタイムを短縮でき、かつ反転処理の必要の有無にかかわらず形鋼を搬送することができる形鋼の反転装置を提供する。 - 特許庁 - A reconfigurable processor 100 calculates an execution time of a configuration for pipeline processing from information on a hardware configuration to fix a clock cycle to the end of processing.
再構成型プロセッサ１００は、ハードウェアコンフィギュレーションの情報により、パイプライン処理を行うためのコンフィギュレーションの実行時間を算出し、処理が終了するまでのクロックサイクルを確定する。 - 特許庁 - When the arithmetic processing is not completed within the period of sampling signals of fixed cycles, an arithmetic start signal of a next cycle is outputted after the arithmetic processing ends.
そして、演算処理が、一定周期のサンプリング信号間の周期中に終了しないときには、演算処理が終了した後に次の周期の演算開始信号を出力する。 - 特許庁 - While encoding process is executed on a certain stage, decoding processing is executed in parallel on the pre-stage as a verification of the encoding processing in the preceding cycle.
あるステージにおいて符号化処理が実行されている時、その１つ前段のステージでは、直前のサイクルにおける符号化処理の検証としての復号処理が並行して実行される。 - 特許庁 - An arithmetic section 14 decides the timing at which the transfer processing section 16 conducts transfer processing for the respective three-phases when the carrier cycle of the three-phase PWM signal is changed.
演算部１４は、３相のＰＷＭ信号のキャリア周期が変更される場合に、３相のそれぞれについて転送処理部１６が転送処理を行うタイミングを決定する。 - 特許庁 - Then, in variable interval processing for which an execution cycle is different from the fixed time interval processing, the sub CPU sets lighting time and light-off time on the basis of the present value (luminance level).
そして、定時間隔処理とは実行周期が異なる可変間隔処理において、サブＣＰＵは、当該現在値（明度段階）に基づき点灯時間及び消灯時間を設定する。 - 特許庁 - A unit winning processing time is defined by adding a lottery time of one lottery processing cycle performed to win the lottery and a time for which a variable winning device at the lowest level in the hierarchy is released.
当たりとなる抽選処理一回分の抽選時間と当たりにより最下位の変動入賞装置を開放している時間とを足し合わせて当たり単位処理時間とする。 - 特許庁 - This can suppress the vibration of the driven body 3 by lessening the processing time by executing the correction processing of the velocity command based on the acceleration detected value in every cycle.
加速度検出値に基づく速度指令の補正処理を速度制御処理周期毎実行することにより、処理時間を少なくして、被駆動体３の振動を抑制できる。 - 特許庁 - The pipeline information acquiring means 16 acquires address information under execution at each stage of the pipeline processing, information of a register under processing or the like from the cycle accurate ISS 10.
パイプライン情報獲得手段１６は、サイクル・アキュレートＩＳＳ１０から、パイプライン処理中の各ステージで実行中のアドレス情報、処理中のレジスタの情報等を獲得する。 - 特許庁 - When engine speed (NE) is calculated, in interrupt calculation processing, a CPU detects a cycle with passage of the projection of a crank detected by a crank angle sensor and repeatedly detects the NE based on the cycle.
エンジンの回転数（ＮＥ）を算出する際に、ＣＰＵは、割込算出処理にて、クランク角センサによってクランクの突起部の通過が検出された周期を検出し、この周期に基づいて繰り返しＮＥを検出する。 - 特許庁 - The information processing apparatus shortens a process of detecting the cycle delay amount (corresponding to an amount by which a signal for stop control over a mechanism latching the data on the information processing apparatus side) by prestoring delay information indicating the relation between a calibration pattern to be received and a cycle delay amount.
受信することになるキャリブレーションパターンとサイクル遅延量との関係を示す遅延情報を予め記憶しておくことで、サイクル遅延量（情報処理装置側のデータをラッチする機構の停止制御をする信号を遅延させる量に相当する）を検出する処理を短縮する。 - 特許庁 - A planned processing time in the vessel can be arbitrarily set on the basis of a conveyance cycle time of devices before and after the device and the pitch feed cycle time of a conveyer for conveying in the vessel and the number of conveyed works in the vessel are determined based on the set planned processing time.
本発明は、この装置の前後の設備の搬送タクト時間を基に、槽内での計画処理時間を随意に設定可能とし、設定した前記計画処理時間から槽内搬送用コンベアをピッチ送りのタクト時間及び槽内のワーク搬送数を決定する。 - 特許庁 - Further, a conveyance frequency adjustment unit 93 adjusts a frequency of conveyance of substrates so that a conveyance mechanism conveys a substrate associated with a processing recipe only in a single cycle operation among n times cycle operations (n: a natural value defined characteristically of the processing recipe).
また、搬送頻度調整部９３が、搬送機構がｎ回（ただし、ｎは処理レシピについて固有に規定された自然数値）のサイクル動作を行ううちの１回の動作においてのみ当該処理レシピに係る基板を搬送させるように、基板を搬送する頻度を調整する。 - 特許庁 - To provide a task management method capable of improving the throughput of a program itself by increasing the working rate of processing to be preferentially processed in the processing time of a unit cycle while executing all processing items.
全ての処理を実行させながらも、優先して処理を行う処理については単位サイクルに処理時間内の実働率を上げ、プログラム自体の処理能力を向上させることのできるタスク管理方法を提供すること。 - 特許庁 - When the total amount of the both cycle periods satisfies the number of execution cycles of the data processing to be guaranteed and has a margin in the constraint limit of the allowed processing time, the clock signal frequency of the data processing parts is lowered.
双方のサイクル期間の合計が、前記保証すべきデータ処理の実行サイクル数を満足し且つ許容される処理時間の制約限界に対して余裕があるとき当該データ処理部のクロック信号周波数を低くする。 - 特許庁 - The processing is a processing for generating the final output target data by combining a received result from the camera device 3 with data of the target detected by a radar device 1 calculated before target extrapolation processing in the preceding cycle.
この処理は、カメラ装置３からの受信結果と１サイクル前の物標外挿処理までに算出されたレーダ装置１が検出している物標のデータとを合わせて、最終出力物標データを作成する処理である。 - 特許庁 - An integrated circuit for digital signal processing includes doubled memories which are doubled for top and reverse sides and have top and reverse regions replaced by each sampling cycle, the access circuit which reads and writes signals out of and to the delay memory, and a first signal processing unit and a second signal processing unit.
表裏に二重化され、サンプリング周期毎に表裏の領域が入れ替わる二重化メモリと、遅延メモリに対して信号の読書きを行うアクセス回路と、第１信号処理部と第２信号処理部を備える。 - 特許庁 - The ECU 70 applies FFT operation processing to an output waveform of an intake pressure sensor 32 which is obtained by sampling processing, and performs extraction processing for extracting a "frequency component corresponding to a cycle of exhaust pulsation".
ＥＣＵ７０は、サンプリング処理により得られた吸気圧センサ３２の出力波形に対してＦＦＴ演算処理を施して、さらに、「排気脈動の周期に対応する周波数成分」を抽出する抽出処理を実行する。 - 特許庁 - According to the operation of the game machine, in interrupt processing, a sub-CPU of a voice, lamp, and movable body control board executes light control processing concerning a decorative lamp, and voice control processing concerning a speaker every other control cycle (every 4 ms), and alternately executes the light control processing and voice control processing (see steps S16 to S20).
音声・ランプ・可動体制御基板のサブＣＰＵは、割り込み処理において、装飾ランプに関する光制御処理及びスピーカに関する音声制御処理を１制御周期おき（４ｍｓ毎）に実行して、光制御処理及び音声制御処理を交互に実行するようにした（ステップＳ１６〜ステップＳ２０参照）。 - 特許庁 - To improve processing cycle time for measurement by suppressing temperature deterioration of an object to be measured due to adiabatic expansion of air generated when decompressing a vacuum chamber.
真空チャンバーを減圧する際に生じる空気の断熱膨張による被測定物の温度低下を抑制し、測定タクトの向上を図る。 - 特許庁 - To provide a liquid crystal injection system and a liquid crystal injection method by which a batch processing is made possible in a short cycle time.
短いサイクルタイムでバッチ処理を行なうことができる液晶注入システムおよび液晶注入方法の提供を目的としている。 - 特許庁 - To easily perform weighing accuracy measurement in each weighing hopper and easily grasping an abnormal operation cycle during combination weighing processing.
各計量ホッパにおける計量精度測定が簡便に行えるとともに、組合せ計量処理時の運転サイクルの異常を把握しやすくする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
