「processing cycle」を含む例文一覧(661)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 13 14 次へ＞- If the super-resolution processing part does not operate, the drive control part outputs a read instruction to the imaging element in a first cycle, obtaining one image.
超解像処理部が動作しないときは、駆動制御部は第１の周期で読み出し指示を撮像素子に出力して１枚の画像を得る。 - 特許庁 - The cycle T of the fluctuation is set to be shorter than a sampling period (symbol length) S required for processing a digital modulation radio signal receiving a noise.
上記揺らぎの周期Ｔは、ノイズを受けるデジタル変調無線信号を処理するのに要するサンプリング期間（シンボル長）Ｓよりも短く設定する。 - 特許庁 - To provide an encryption processing circuit capable of reducing the possibility of allowing a key to be specified even when a cycle of external clock signals is changed.
外部クロック信号の周期が変更された場合であっても鍵が特定される可能性を低減することが可能な暗号化処理回路を提供すること。 - 特許庁 - Since index vectors are prepared in accordance with the same procedure as one index vector, the code size and the processing cycle of a program are scarcely increased.
また、インデックスベクトルを用意する手順としては、１つのインデックスベクトルの場合と同様であるため、プログラムのコードサイズや処理サイクルがほぼ増加することがない。 - 特許庁 - To provide a method and a device for forming a pattern type photoresist layer capable of shortening a cycle time and a re-processing time in a pattern transfer process.
パターン転写処理のサイクル時間および再処理時間を短縮することのできるパターン状フォトレジスト層の形成方法および装置を提供する。 - 特許庁 - To provide a production method for a bent resin hose capable of accurately performing hating, bending processing and cooling at a short cycle and excellent in mass productivity.
加熱、曲げ加工、冷却を短いサイクルで精度良く行うことができ、量産性に優れた屈曲樹脂ホース及びその製造法を提供する。 - 特許庁 - To provide a method and a device for uncompressing three or more bytes per one processor cycle from a stream of the compressed data by using a processing pipeline.
処理パイプラインを使用して圧縮データのストリームから１プロセッサ・サイクル当たり３個以上のバイトを圧縮解除するための方法及び装置を提供する。 - 特許庁 - In an imaging apparatus which performs ranging processing by using a processor, a processor activation cycle is changed and an external measuring AF sensor is controlled during a standby mode.
測距処理をプロセッサを用いて演算する撮像装置において、スタンバイ中、プロセッサ起動周期を変更させ、外測ＡＦセンサーを制御させる。 - 特許庁 - To enhance the processing efficiency of processes up to determination of weight cycle values for specifying the optimal timing for a CPU to access each device.
ＣＰＵが各デバイスに対してアクセスする最適なタイミングを規定するためのウェイトサイクル値決定までの過程の処理効率の向上を図ること。 - 特許庁 - This device feedbacks immediately the overlaid offset utilizing the method, whereby the cycle time and the re-processing time in the pattern transfer process are shortened.
この装置は、前述の方法を利用し、オーバーレイオフセットを即座にフィードバックして、パターン転写処理のサイクル時間および再処理時間を短縮する。 - 特許庁 - The cycle of a reference waveform for carrying out a correlation processing is changed, whereby the internal defects in the specimen can be detected quantitatively.
相関処理を行う参照波形の周期を変更することにより、被検査体における内部欠陥を定量的に検出することができる。 - 特許庁 - To provide an analyzing method for coping with the use of a gated clock and the enlargement of a circuit, shortening a processing time, and accurately detecting a multi-cycle path.
ゲーティッドクロックの使用や回路の大規模化にも対応でき、処理時間が短く、マルチサイクルパスを正確に検出可能な解析方法を提供する。 - 特許庁 - To provide a plasma processing device which can process a large number of workpieces in parallel and can make the number of a required operation cycle to be minimum.
多数の工作物を並行して加工することができ、かつ必要な操作サイクルの数を最小にすることのできるプラズマ処理装置を提供する。 - 特許庁 - As a result, when deciding that it is the load instruction, the control part 11 stops the operation of a program counter 10 in the first cycle to stop the execution of the processing of the succeeding instruction, and operates the program counter 10 in the second cycle to allow the execution of the processing of the succeeding instruction, in a period of the two cycles of the load instruction.
この結果、ロード命令と判定したときには、そのロード命令の２サイクルの期間において、第１サイクル目にプログラムカウンタ１０の動作を停止させて後続命令の処理の実行を停止させ、第２サイクル目にプログラムカウンタ１０を動作させて後続命令の処理を実行させるようにした。 - 特許庁 - Then, a procedure (409) is executed, which receives a parallel code generating plan (412) input by a user, divides the processing of the code, and finds a parallelization method which makes an execution cycle shortest while forecasting an execution cycle from the operation amount, the contents of the processing, the cache usage of the reused data, and the main memory access data volume.
そして、ユーザが入力した並列コードの生成方針（４１２）を受けて、前記コードの処理を分割すると共に、その演算量と処理内容、再利用データのキャッシュ利用、主記憶アクセスデータ量から実行サイクルを予測しながら、実行サイクルが最短となる並列化方法を求める手順（４０９）を実行する。 - 特許庁 - During the processing period of a rotation processing part 20 and a computing element 4 in a period 4', a data for 32-bits preceding one cycle is read from the input data part 11 and stored in a register R1 beforehand, and also an input data for 32-bits preceding one cycle is taken out from the number of settings part 13 and stored in a register R2.
期間４′のローテーション処理部２０と演算器４とによる処理の期間に、予め入力データ部１１から１サイクル先行した３２ビット分のデータを読み出してレジスタＲ１に保管し、かつ設定数部１３から１サイクル先行した３２ビット分の入力データを取り出してレジスタＲ２に保管する。 - 特許庁 - To provide an electronic control apparatus with a simple configuration which is capable of surely performing input processing and output processing at a proper timing and efficiently attaining the shortening of a control cycle, and a response time from the input processing to the output processing, the reduction of processing load of an operating means and the improvement of control accuracy etc.
簡素な回路構成のもとで、入力処理及び出力処理を適正なタイミングで確実に行うことができ、しかも、制御周期の短縮、入力処理から出力処理までの応答時間の短縮、演算手段の処理負荷の軽減、制御精度の向上等を効果的に図ることができるようにされた電子制御装置を提供する。 - 特許庁 - When a central processing unit 4 sets a cycle to an operating cycle control circuit 3 at the time when an external interface control circuit 1 periodically performs communication operation, the operation of the external interface control circuit 1 or data transfer control circuit 2 is independently stopped and afterwards, the operating cycle control circuit 3 enables the external interface control circuit or data transfer control circuit to be operated in that cycle again.
外部インタフェース制御回路（１）が周期的に通信動作を行うとき、動作周期制御回路（３）に中央処理装置（４）がその周期を設定すると、外部インタフェース制御回路（１）やデータ転送制御回路（２）の動作が自立的に休止された後、動作周期制御回路（３）は、その周期で外部インタフェース制御回路やデータ転送制御回路等を再び動作可能にする。 - 特許庁 - An encryption processing device 100 receives input data of an object of data conversion, converts the input data by executing n cycles from 0th cycle to (n-1)th cycle (n is 1 or more integer) in sequence and outputs them.
暗号処理装置１００は、データ変換の対象となる入力データを入力して第０サイクルから第ｎ−１サイクル（ｎは１以上の整数）までのｎサイクルを順次実行することにより入力データを変換して出力する。 - 特許庁 - The display control apparatus performs coordinate sampling processing at a short (fast) coordinate sampling cycle t1 until a predetermined time (T) elapses from the starting of touch, and performs sampling in a coordinate sampling cycle t2 that is longer (slower) than t1 after the predetermined time (T) elapses.
タッチ開始から所定時間（Ｔ）が経過するまでは短い（速い）座標サンプリング周期ｔ１で座標サンプリング処理を行い、所定時間（Ｔ）経過した後はｔ１より長い（遅い）座標サンプリング周期ｔ２でサンプリング処理を行う。 - 特許庁 - An in-vehicle signal processing device 3 measures a cycle of the voltage signal S0 supplied from the axle rotation detector 31 by a standard pulse signal having a cycle sufficiently shorter than that of the voltage signal S0 at a counter part 33 and generates a speed signal S3.
車上信号処理装置３は、車軸回転検出器３１から供給された電圧信号Ｓ０の周期を、それよりも充分に短い周期を持つ基準パルス信号Ｓ２を、カウンタ部３３で測定し、速度信号Ｓ３を発生する。 - 特許庁 - By conducting the processes in a plurality of cycles, the processing time per cycle is made shorter and the circuits are operated at high speed Moreover, by providing a plurality of registers, since states equivalent to the number of stages of the register are held, a plurality of ciphered blocks is processed simultaneously, by inputting a plurality of ciphered sentence blocks for every cycle.
また、複数のレジスタを設置したことで、そのレジスタの段数だけの状態を保持できるため、１サイクルごとに複数の暗号文ブロックを入力することで、複数の暗号ブロックを同時に処理することができる。 - 特許庁 - After that, a data processing device 20 determines whether the cycle of the photoelectric volume pulse wave is within a permissible range or not, and the waveform data of an abnormal cycle part are replaced with a previously calculated standard waveform model.
その後、データ処理装置２０が光電容積脈波の周期が許容範囲内であるか、否かの判定を行い、異常周期部分の波形データについては予め算出された標準波形モデルと置き換える置換処理がなされる。 - 特許庁 - In this method and this device 100 canceling at least a part of a data path processing circuit in an SIMD computing processing pipeline, the processing circuit is incorporated into a matrix of the slice and stage responding to one or more valid flags during a predetermined cycle.
ＳＩＭＤ演算処理パイプラインのデータパス処理回路の少なくとも一部を無効にする方法ならびに装置１００であり、処理回路は、所定のサイクルの間、１つ以上の有効フラグに応答するスライス及びステージの行列に編成されている。 - 特許庁 - To show a simulation device as if the device operates in an actual arithmetic processing cycle even when using an auxiliary simulation model by making easily switchable an actual arithmetic processing simulation model and the auxiliary simulation model according to a verification object.
検証対象に応じて実演算処理シミュレーションモデルと補助用シミュレーションモデルとを容易に切り換えでき、補助用シミュレーションモデル使用時にも実演算処理サイクルで動作しているように見せること。 - 特許庁 - A lottery time of one lottery processing cycle performed to lose the lottery from the number of balls accumulated, which is stored according to a variable winning device one level higher than the lowest level in the hierarchy, is defined as a unit losing processing time.
最下位より１つ上の変動入賞装置に対応して記憶された保留球数に基づいて行われると共にはずれとなる抽選処理１回分の抽選時間をはずれ単位処理時間とする。 - 特許庁 - To provide a controller and a control method of a control system, capable of applying each control group to various uses differed in processing cycle while satisfying the processing performance required for each control group.
各制御グループに要求される処理パフォーマンスを充足しつつ、各制御グループを処理周期の異なる多様な用途に適用させることができる制御システムのコントローラおよび制御方法を提供する。 - 特許庁 - This control method of the processing line 10 can remove the chips gathered in the tool 14 without lengthening the cycle time by using stopping time of a pre-and-post-process of the processing line 10.
本発明に係る加工ライン１０の制御方法によれば、加工ライン１０の前後の工程の停止時間を利用して、サイクルタイムを長くせずに、治具１４に溜まった切屑を除去することが可能になる。 - 特許庁 - A control section 4 measures and registers on a clock cycle table beforehand the number of clock cycles per unit time (e.g. one second) for a DSP 6 to execute essential processing required in each processing mode and the number of clock cycles per unit time for the DSP 6 to execute each processing added in each processing mode.
制御部４は、予め、ＤＳＰ６が各処理モードにおける必須の処理を実行するための単位時間（例えば、１秒）当たりのクロックサイクルの数と、ＤＳＰ６が各処理モードで追加される個々の処理を実行するための単位時間当たりのクロックサイクルの数とを測定し、クロックサイクルテーブルに登録する。 - 特許庁 - The processing device of the electronic component includes: a plurality of absorption nozzles 110 for retaining the electronic component S; a transferring part 100 for transferring the electronic component S by repeating the cycle of advance and halt; and a processing part 200 provided with processing mechanisms 1A to 4B for processing the electronic component S transferred from each absorption nozzle 110.
電子部品Ｓを保持する複数の吸着ノズル１１０を備え、進行及び停止させるサイクルを繰り返しながら電子部品Ｓを搬送する搬送部１００と、吸着ノズル１１０から渡された電子部品Ｓに、工程処理を施す処理機構１Ａ〜４Ｂを備えた処理部２００とを有する。 - 特許庁 - Motor current control processing is started at a frequency of the prescribed integer multiplication of the switching during a period after the updating of the switching command value until the switching reaches its half cycle.
また、前記スイッチング指令値更新の後、該スイッチングの半周期までの間、前記スイッチングの所定整数倍の周期でモータ電流制御処理を起動する。 - 特許庁 - To provide a small size semiconductor device superior in reflow resistance, temperature cycle property and PCT resistance enough to meet the demand for high degree of integration, high density and high speed processing rate constitutions.
高集積度化、高密度化、処理速度の高速化に対応できる耐リフロー性、温度サイクル性、耐ＰＣＴ性に優れた小型の半導体装置を提供する。 - 特許庁 - To perform calculation processing with required calculation accuracy without enlarging a DSP (Digital Signal Processor) and increasing power consumption and to shorten an calculation cycle.
ＤＳＰの大規模化、消費電力の増加を招くことなく、要求される演算精度での演算処理を実行することができ、かつ、演算サイクルを短縮化する。 - 特許庁 - A writing address as to the memory area 100 and a writing address as to the memory 200 are generated alternately while synchronized with a writing cycle of the radar image processing display memory.
記憶エリア１００についての書込用アドレスと記憶エリア２００についての書込用アドレスはレーダ映像処理表示メモリのライトサイクルに同期して交互に発生させる。 - 特許庁 - In this invention, an information processing system distributes total amounts of task throughput of each processor based on a cycle of large and small in throughput of a plurality of tasks.
本発明にかかる情報処理システムは、複数タスクの処理量の大小における周期に基づいて、プロセッサ毎のタスクの処理量の総計を分散させるものである。 - 特許庁 - To provide a polyolefin resin composition excellent in a processing cycle and mechanical characteristics, and causing little deformation in molding, that is, little deformation due to the anisotropy of a shrinkage rate.
加工サイクル及び機械特性に優れ、且つ、成形時の変形、即ち、収縮率の異方性による変形が小さいポリオレフィン系樹脂組成物を提供すること。 - 特許庁 - To measure a noise properly during a scan cycle, and to reflect to data processing, concerning a spectrum signal correction method in a quadrupole mass spectrometer.
四重極質量分析装置におけるスペクトル信号補正方法に関し、スキャンサイクル中に適宜ノイズを測定し、データ処理に反映させることを目的としている。 - 特許庁 - To increase the amount of processing instructions per unit time of a multithread processor that changes a plurality of threads in a fine-grained clock cycle unit, and to improve throughput.
複数個のスレッドを細粒度のクロックサイクル単位で切り替えるマルチスレッドプロセッサの、単位時間当たりの命令処理量を増加させると共にスループット性能を向上させる。 - 特許庁 - From a result of the motion detection using the object information, such a noise reduction device as controlling a cycle gain in cyclic noise reduction processing is constructed.
そしてこのオブジェクト情報を用いた動き検出の結果により巡回型ノイズリダクション処理における巡回ゲインを制御するようなノイズリダクション装置を構築する。 - 特許庁 - To provide an NC device which can flexibly cope with optional addition and change of a prescribed operation during a cycle while making it a premise that an advance analysis processing is carried out.
事前解析処理を前提としながら、所定の動作をサイクル中に任意に追加・変更することができる、柔軟な対応が可能なＮＣ装置を提供する。 - 特許庁 - A weather information update time calculation processing part 16 calculates the next update time (time N) from an update time cycle of weather information to be updated by the information center.
天候情報更新時間計算処理部１６は、情報センタＣが更新する天気情報の更新周期から、次回の更新時間（時間Ｎ）を算出する。 - 特許庁 - When changing the processing mode or adding any function or system, the control section 4 refers to the clock cycle table to determine the total number of clock cycles per 1 sec of the DSP 6.
処理モードの変更、機能や方式の追加を行う場合等に、制御部４は、クロックサイクルテーブルを参照して、ＤＳＰ６の１秒当たりのクロックサイクルの総数を求める。 - 特許庁 - To provide a bus extension circuit which can update the register of a peripheral circuit including a control register due to a minimum access cycle and accordingly improves a processing speed.
最低限のアクセスサイクルにより、制御レジスタを含む周辺回路のレジスタの更新を可能にし、以て、処理速度を向上させたバス拡張回路を提供する。 - 特許庁 - The digital circuits 100, 200 are connected to the analog circuit to apply one set of the digital signals TCK 1-n to the analog circuit 14 in each processing cycle.
ディジタル回路１００，２００は、各処理サイクルでかかる１組のディジタル信号ＴＣＫ１−ｎをアナログ回路１４に印加するためこのアナログ回路に接続される。 - 特許庁 - At least one circuit unit is selected at predetermined intervals, and the processing signal thereof is inverted so that the duty cycle offsets are compensated and restrained to be within a predetermined range.
少なくとも一つの回路ユニットは、所定の間隔で選択され、その処理信号が反転されることで、デューティサイクルオフセットは補償されて所定の範囲内に抑制される。 - 特許庁 - The filter coefficients of the filter used for the filtering processing are -1, -1, 4, -3, -14, 0, 43, 68, 43, 0, -14, -3, 4, 1, -1 and a response ≥3.3 cycle/mm spatial frequency is reduced to ≤5%, preferably ≤2%.
この際に使用されるフィルタのフィルタ係数は、-1,-1,4,-3,-14,0,43,68,43,0,-14,-3,4,1,-1であり、空間周波数３．３cycle/mm以上のレスポンスを５％好ましくは２％以下に低減するものである。 - 特許庁 - An image forming apparatus 100 forms a toner pattern on an intermediate transfer belt 11 as pre-processing of tone correction, and calculates as to which cycle has the largest density unevenness.
画像形成装置１００は、階調補正の前処理として、中間転写ベルト１１上にトナーパターンを作成し、どの周期の濃度ムラが最も大きいかを算出する。 - 特許庁 - To provide a pasting device capable of shortening a processing cycle time and having a low cost and safe structure capable of pasting an anisotropic conductive tape in a high quality manner.
タクト時間の短縮を図ることができ且つシンプルで安価、安全な構造にて異方性導電テープを品質良く貼付けることができる貼付け装置を提供する。 - 特許庁 - To secure demodulation processing for every cycle of a synchronizing signal with respect to a modulated wave signal from a sensor in a sensor signal processor.
本発明は、センサ信号処理装置に関し、センサからの変調波信号について同期信号の一周期ごとの復調処理をできるだけ確保することを目的とする。 - 特許庁 - The signal speed converting part 200 converts the data rate (synchronous clock cycle) of the inputted image data into a data rate corresponding to the processing speed of a bar code decode part 300.
信号速度変換部２００は、入力された画像データのデータレート（同期クロック周期）をバーコードデコード部３００の処理速度に応じたデータレートに変換する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
