「programmable」を含む例文一覧(3485)

<前へ 1 2 .... 46 47 48 49 50 51 52 53 54 .... 69 70 次へ>
  • To omit a predetermined operation that should be carried out by a user, after authentication of a password, and automatically carry out actions that should be carried out by the operation in a programmable display.
    プログラマブル表示器において、ユーザがパスワードの認証後に行うべき所定の操作を省いて、その操作によって実行されるべき動作を自動的に実行する。 - 特許庁
  • To simply collect fault information from the inside and outside of a CPU in a programmable controller(PC) and to make more speedily restorable the PC from a fault.
    プログラマブルコントローラのCPU内、CPU外の故障情報の収集を簡単にし、プログラマブルコントローラの故障からの復旧をよりスピーディに行えるようにする。 - 特許庁
  • To provide the display unit which can display arbitrary data representing the state of operation in an arbitrary PLC(programmable controller) through easy operation even when the PLC is connected.
    任意のPLCを接続した場合でも、そのPLC内の動作の状態を示す任意のデータを簡単な操作により表示することが出来る表示器の提供。 - 特許庁
  • Therefore, single chip design characteristic of both of a dynamic random access memory DRAM and an electrically programmable read only memory EPROM can be obtained.
    これにより、ダイナミック・ランダム・アクセス・メモリ(DRAM)、及び電気的にプログラマブルな読出し専用メモリ(EPROM)の両方を特徴とする単一チップ設計がもたらされる。 - 特許庁
  • A programmable display device 2 stores, on data memory 26, plural pieces of data that are obtained by accessing internal memory, such as PLC 5, by specifying an address and have different data formats.
    プログラマブル表示器2は、PLC5などの内部メモリにアドレスを指定してアクセスすることにより取得したデータ形式の異なる複数のデータをデータメモリ26に記憶する。 - 特許庁
  • A programmable display unit 10 monitors the memory 2 of the PLC, and when the D_00 is turned ON (step S21, YES), a lamp display pattern is plotted on the display (step S22).
    プログラマブル表示器10は、PLCのメモリ2を監視しており、D_00がONになったら(ステップS21,YES)、ランプ表示パターンをディスプレイ上に描画する(ステップS22)。 - 特許庁
  • To group and operate objects such as components on a screen displayed on a programmable display unit by efficiently conforming an address with each object of the same group.
    プログラマブル表示器に表示される画面上で部品などのオブジェクトをグループ化して動作させるために、同一グループの各オブジェクトへのアドレスを効率的に対応付ける。 - 特許庁
  • To provide an image processor which is made low-cost by suppressing an increase in memory with a small-scale programmable data processing section while guaranteeing a degree of freedom of programming.
    小規模なプログラマブルなデータ処理部でもって、プログラミングの自由度を担保しながら、メモリ増大を抑制して低コスト化を実現した画像処理装置を提供する。 - 特許庁
  • PROGRAMMABLE DISPLAY UNIT, CONTROL PROGRAM AND RECORDING MEDIUM WHICH RECORDS THE PROGRAM, SCREEN CREATION DEVICE, SCREEN CREATION PROGRAM AND RECORDING MEDIUM WHICH RECORDS THE PROGRAM
    プログラマブル表示器、制御プログラムおよびそのプログラムを記録した記録媒体、ならびに画面作成装置、画面作成プログラムおよびそのプログラムを記録した記録媒体 - 特許庁
  • To provide a programmable controller capable of easily and accurately setting and changing the value of a device and also easily referring to the value of the device.
    デバイスの値を容易かつ正確に設定および変更することができるとともにデバイスの値を容易に参照することができるプログラマブルコントローラを提供することである。 - 特許庁
  • Device type of programmable controller is set in a device setting column on device display screen, and the device type is input in device type column 602 on device setting screen W2.
    デバイス表示画面の機種名設定欄にプログラマブルコントローラの機種名を設定し、デバイス設定画面W2のデバイス種別欄602にデバイス種別を入力する。 - 特許庁
  • A local control system 2 transmits picture data which specify an operation in the case of acquiring and displaying the contents of a device by a programmable display 14 to a disclosure server device 4.
    ローカル制御システム2は、プログラマブル表示器14がデバイスの内容を取得して表示する際の動作を特定する画面データを公開サーバ装置4へ送信する。 - 特許庁
  • The image reading unit 200 outputs the trigger signal 21 to the programmable IC 62 when it reads the image, and outputs the image data 22 to the image processing device 61.
    画像読取ユニット200は、画像を読み取ったときに、トリガー信号21をプログラマブルIC62へ出力し、画像データ22を画像処理デバイス61へ出力する。 - 特許庁
  • To provide a debug system for a diagram of a programmable controller, which facilitates debugging of the diagram having connection points including a branch point of a control program in operation.
    本発明は、稼動中の制御プログラムの分岐点を含む接続点を有するダイアグラムのデバッグが容易に行えるプログラマブルコントローラのダイアグラムのデバッグシステムを提供する。 - 特許庁
  • Further, the system 10 has a programmable logic controller(PLC) 20 which communicates with the system control computer 18 and operationally connected with the electrically controlled valves 12.
    本システムは、更に、システム制御コンピュータ18と通信をし、電気的に制御されるバルブ12に動作的に結合されたプログラマブル論理コントローラ(PLC)20を有する。 - 特許庁
  • To provide a magnetically programmable and latchable optical switch so as to hold stably a latched position without requiring power after an optical path is shifted in the required direction.
    光路が所望方向にシフトした後にパワーを必要とせず、ラッチされた位置が安定に保持されるような磁気的にプログラム可能でラッチ可能な光スイッチを提供する。 - 特許庁
  • A controller part 14 among an IC 12 for wireless communication, an IC16 for IF, and a display 13 is provided with a programmable logic IC 13 and ROM 22.
    無線通信用IC12およびIF用IC16とディスプレイ13との間のコントローラ部14には、プログラマブルロジックIC31とROM22とが設けられている。 - 特許庁
  • To provide a debugging system for a diagram of a programmable controller, capable of debugging easily the diagram having a connection point including a branch point of a control program under an operation.
    本発明は、稼動中の制御プログラムの分岐点を含む接続点を有するダイアグラムのデバッグが容易に行えるプログラマブルコントローラのダイアグラムのデバッグシステムを提供する。 - 特許庁
  • When a preliminarily set distribution condition is fulfilled, the output data of a PLC3 are distributed to a host computer 1 by a data distributing part 2g of a programmable display unit 2.
    予め設定された配信条件が満たされると、プログラマブル表示器2のデータ配信部2gによってPLC3の出力データをホストコンピュータ1に配信する。 - 特許庁
  • To provide the program generating device which can efficiently generate an operation program for placing a programmable controller in operation.
    プログラマブルコントローラを動作させる動作プログラムを効率よく作成できるプログラム作成装置、及びその装置に格納される格納プログラムを記録した記録媒体を提供する。 - 特許庁
  • To provide a control method and an apparatus, capable of implementing high-speed gain switching to a multi-stage programmable gain amplifier (PGA), without the need for a high-resolution A/D converter.
    多段プログラマブルゲインアンプ(PGA)の高速ゲイン切り換えを、高分解能なAD変換器を必要とせずに可能にする制御方法及び装置を提供する。 - 特許庁
  • The programmable display 2 displays data acquired from a PLC 5 ([PLC1], for example) specified by a device ID which is stored in a working memory 28, on the image.
    プログラマブル表示器2では、作業メモリ28に記憶されている機器IDで特定されるPLC5(例えば[PLC1])から取得されたデータを画像に表示する。 - 特許庁
  • And a time setting value is defined by adding the time of the programmable controller at the upper layer to the calculated time and transmitted according to the timing of the CPU interruption signal (d5).
    そして、この求めた時間に上位層のプログラマブルコントローラの時刻を加算して時刻設定値とし、CPU割込信号15のタイミングに従って送信する(d5)。 - 特許庁
  • When an opened socket interface receives data of protocols which are not supported by the local station, this data is detected to report abnormality to a programmable controller 31.
    オープンしているソケットインタフェースが自局でサポートしていないプロトコルのデータを受信したときに該データを検出し、プログラマブルコントローラ31に対して異常を通知する。 - 特許庁
  • To reduce the power consumption of a reconfigurable integrated circuit such as an FPGA (Field-Programmable Gate Array) by decreasing leakage current of an SRAM.
    本発明は、SRAMの漏れ電流を削減することによりFPGAのような再構成可能集積回路の低消費電力化を実現することを課題とする。 - 特許庁
  • When an event defined beforehand is detected, an HMI processing section 56 of the programmable indicator 5 requires multimedia data corresponding to the event concerned to the server device 8.
    プログラマブル表示器5のHMI処理部56は、予め定められた事象を検出すると、サーバ装置8に、当該事象に対応したマルチメディアデータを要求する。 - 特許庁
  • Predetermined logical operation which is executed by inputting the state signal of a plant is performed by a programmable logic device 101 which can optionally connect plural logic elements.
    プラントの状態信号を入力して実行する予め定めた論理演算を、複数の論理素子の接続を任意に行えるプログラマブルロジックデバイス101で行うようにした。 - 特許庁
  • During reading the array cell, the programmable reference cell is biased the same as the array cell, so that the difference in threshold values between reference cells and array cells remain constant with a change in VCC.
    読出中、プログラム可能基準セルはアレイセルと同じようにバイアスされるので、基準セルとアレイセルとの間のしきい値の差はVCCの変化とともに一定のままである。 - 特許庁
  • To provide a programmable logic device ("PLD") including a redundant architecture suitable for selectively routing a signal through a first or second staggered vertical line.
    第1または第2のスタガ形垂直ラインを通じて選択的に信号をルーティングするのに適する冗長アーキテクチャを含むプログラマブル・ロジック・デバイス(”PLD”)を提供する。 - 特許庁
  • The DPLA (Dynamic Programmable Logic Array) uses enable devices, each of which outputs the result of an OR operation to each output line eliminating the clock signal within the OR plane.
    本発明のDPLA(Dynamic Programmable Logic Array)はORプレーン内のクロック信号を除去して各出力ラインにOR演算の結果を提供するイネーブル装置が使用される。 - 特許庁
  • In a traditional FIR embodiment, two delay lines are used to generate the two programmable delays between the center coefficient and side compensation coefficients.
    従来のFIRの実施態様においては、中央係数と側補償係数との間に2つのプログラマブルな遅延を発生させるために2つの遅延線が用いられている。 - 特許庁
  • METHOD FOR PROGRAMMING FIELD-MOUNTED DEVICE WITH MEMORY, METHOD FOR PROGRAMMING FIELD-MOUNTED DEVICE IMPLEMENTING COMPUTATION PROGRAM, AND PROGRAMMABLE FIELD-MOUNTED DEVICE
    メモリを有するフィールドマウンテッドデバイスをプログラミングするための方法及び計算プロセスを実行するフィールドマウンテッドデバイスをプログラミングするための方法及びプログラム可能なフィールドマウンテッドデバイス - 特許庁
  • In the storage 10, at the time when the state of the programmable element 2 and the volatile storage element 1 is outputted via a selection circuit, an address can be individually specified.
    記憶装置(10)は選択回路(20)を介してプログラミング可能な素子(2)と揮発性記憶素子(1)の状態を出力する際個別にアドレス指定が可能である。 - 特許庁
  • To provide a backup processing method and device capable of performing backup processing by a simple operation and the absolute minimum materials for equipment connected to a programmable controller.
    プログラマブルコントローラに接続された機器に対して簡単な操作、最低限の機材でバックアップ処理を可能にするバックアップ処理方法および装置を提供する。 - 特許庁
  • The reconfigurable integrated circuit includes a plurality of nonvolatile memory devices for composing programmable wiring switches of multiplexer type provided with a plurality of input terminals and output terminals.
    再構成可能集積回路は、複数の入力端子と出力端子を備えるマルチプレクサ型のプログラマブル配線スイッチを構成する複数の不揮発性記憶素子を備える。 - 特許庁
  • To provide a method and configuration for standardizing an interface between a procedure element in a data processor and a phase logic executed in a programmable controller.
    データ処理装置内の手順要素とプログラマブル制御装置内で実行される位相論理との間のインタフェースを標準化するための方法及び構成を提供する。 - 特許庁
  • To provide a data transmitting/receiving system capable of performing programmable control and having flexibility in a service condition in performing delivery of data between a CPU and a DSP (digital signal processor).
    CPUとDSPとの間でデータの受け渡しを行う場合にプログラマブルな制御が可能で使用状況等に柔軟性を有するデータ送受信システムを提供する。 - 特許庁
  • DETACHABLE DIGITAL DATA STORAGE DEVICE, METHOD FOR PROTECTING COMPUTER-READABLE MEMORY, AND PRODUCT INCLUDING COMPUTER-READABLE MEDIUM (METHOD AND SYSTEM FOR PROGRAMMABLE MEMORY DEVICE SECURITY)
    取外し可能ディジタル・データ・ストレージ・デバイス、コンピュータ可読メモリを保護する方法、コンピュータ使用可能媒体を含む製造品(プログラマブル・メモリ・デバイス・セキュリティの方法およびシステム) - 特許庁
  • The flash memory controller also includes programmable wait state registers 138, and a password register 140 providing separate passwords for different portions of the flash memory array.
    フラッシュメモリコントローラは、また、プログラム可能な待機状態レジスタ138及びフラッシュメモリ列の異なる部分のための別々のパスワードを提供するパスワードレジスタ140を含む。 - 特許庁
  • To provide a method and apparatus for implementing a user interface device, such as a mouse or a trackball, having electronically controllable tactile responsiveness which is flexibly programmable.
    柔軟にプログラム可能な電子制御可能触覚応答性を有するユーザインターフェース装置(マウスやトラックボールなど)を実現する方法および装置を提供する。 - 特許庁
  • RECONFIGURATION OF PROGRAMMABLE CLOCK MANAGEMENT COMPONENT ACCORDING TO RECEIPT OF ONE OR MORE CONTROL SIGNALS TO BE ABLE TO PROCESS ONE OR MORE FREQUENCY SIGNALS
    1つまたは複数の周波数信号を処理することを可能にするための1つまたは複数の制御信号の受信に応じたプログラマブル・クロック管理構成要素の再構成 - 特許庁
  • To accelerate communication speed and to improve the throughput of a network system concerning a programmable network, in performing software processing of a communication packet on a program node on each network.
    各ネットワーク上のプログラムノード上で通信パケットのソフトウェア処理をおこなうプログラマブルネットワークにおいて、通信速度を向上させ、ネットワークシステムのスループットを向上させる。 - 特許庁
  • This method can include a step of constituting different programmable test clock controllers so that different clock domains may be tested mostly in parallel.
    種々の実施形態において、本方法は、異なるクロックドメインをほぼ並行してテストするように異なるプログラム可能テストクロックコントローラを構成する段階を含むことができる。 - 特許庁
  • A sampling circuit including a correlation double sampling(CDS) 402 and a programmable gain amplifier (450) samples an image input signal and a video input signal.
    相関2重標本化器(CDS)(402)及びプログラマブル利得増幅器(450)を含む標本化回路が、画像入力信号及びビデオ入力信号を標本化する。 - 特許庁
  • To guarantee normal operation to be performed after upgrading in the case of upgrading programmable logic by rewriting configuration data (for defining logic) stored in a flash ROW.
    フラッシュROMに格納したコンフィギュレーションデータ(ロジックを定義する)を書き換えることによりプログラマブルロジックのアップグレードを行う場合、アップグレード後の正常な動作を保証する。 - 特許庁
  • The correction power and coding rate of one or both of the codes can be programmable on the basis of the channel characteristics and the desired SNR coding gain.
    コードのうちの一つあるいは両方の訂正力およびコーディングレートが、チャネル特性および望ましいSNRコーディング利得に基づきプログラム可能であってよい。 - 特許庁
  • The programmable element is provided with a resistor 7 having a polycrystalline silicon film 10, and a metal silicide film 11 or a metal film laminated on this polycrystalline silicon film.
    プログラマブル素子は、多結晶シリコン膜10と、この多結晶シリコン膜に積層された金属珪化物膜11または金属膜とを有する抵抗体7を備えている。 - 特許庁
  • To provide a backlight module and its digital programmable control circuit in which a circuit is not necessitated to be modified to a great extent if a backlight module or a lamp circuit is changed.
    バックライトモジュールまたはランプ回路に変更があったときに、回路を大幅に修正する必要のないバックライトモジュールおよびそのデジタルプログラマブル制御回路を提供する。 - 特許庁
  • A real-time imaging system 100 includes the programmable detector framing node 304 for controlling the generation of a radioactive ray 104, and controlling detection of a roentgenologic examination image.
    リアルタイム撮像システム(100)は、放射線(104)の生成を制御し、レントゲン検査画像の検出を制御するプログラム可能な検出器フレーミングノード(304)を含む。 - 特許庁
  • To provide a programmable, wireless power controller which comprises a special function for controlling and programming the states and power levels of one or more electric devices.
    1以上の電気装置の状態及び電力レベルを制御し、プログラミングする、特殊機能を含む、ワイヤレス制御可能でプログラミング可能な電力制御装置を提供する。 - 特許庁
<前へ 1 2 .... 46 47 48 49 50 51 52 53 54 .... 69 70 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.