「programmable」を含む例文一覧(3485)

＜前へ 1 2 .... 60 61 62 63 64 65 66 67 68 69 70
  • In this temperature controller system equipped with a plurality of temperature controllers connected to a programmable logic controller, a temperature controller as a master includes a file creation part for creating an electronic file in which the information of a temperature controller being a slave is described from a standard setting list read by communicating with the temperature controller being a slave and a file recording part for recording the electronic file.
    プログラマブル・ロジック・コントローラに接続される複数台の温調計を備える温調計システムにおいて、マスタとする前記温調計に、スレーブとなる前記温調計と通信して読み出した標準設定リストからスレーブとなる前記温調計の情報が記載された電子ファイルを生成するファイル作成部と、前記電子ファイルを記録するファイル記録部とを設ける。 - 特許庁
  • In a programmable divider that detects a prescribed state of a divider 10 thereby generating a frequency division output so as to reset the divider 10, a preset signal generating circuit 12 generates a preset signal by a forced preset signal on the occurrence of a forced preset so as to preset the divider 10 and the forced preset signal maintains an output state of a frequency division output generating circuit 13 to keep a frequency division output.
    ディバイダ１０の所定状態を検出して、それによって分周出力を発生し、ディバイダをプリセットするプログラマブルディバイダにおいて、強制プリセット時強制プリセット信号によってプリセット信号発生回路１２からプリセット信号を発生させて、ディバイダ１０をプリセットさせるとともに、強制プリセット信号によって分周出力発生回路１３の出力状態を保持させ、分周出力を保持する。 - 特許庁
  • When an operator, etc., operates an input device 2 to input the contents of the interlock matrix 5 handed over from a machine maker together with a program generation instruction, a rearrangement table 8 and the ladder circuit diagram 9 are generated according to a previously registered register table 11 and the contents of the interlock matrix 5 and then the program for the programmable logic controller is generated according to the ladder circuit diagram 9.
    オペレータなどによって入力装置２が操作されて、プログラム作成指示とともに、機械メーカーなどから渡されたインターロックマトリックス５の内容などが入力されたとき、予め登録されているレジスタ表１１と、インターロックマトリックス５の内容とに基づき、並び替え表８、ラダー回路図９を作成した後、このラダー回路図９に基づき、プログラマブルロジックコントローラ装置用のプログラムを作成する。 - 特許庁
  • In this programmable controller provided with a program memory 2 storing a sequence program, a data memory 5 storing data necessary to control and a microprocessor 1 for carrying out the execution of the sequence program and the whole control, it is possible to monitor real data in the middle of sequence program execution by adding a data trace circuit 9 that immediately traces data used in the middle of execution of the sequence program.
    シーケンスプログラムを記憶したプログラムメモリと制御に必要なデータを記憶するデータメモリと、前記シーケンスプログラムの実行と全体の制御を実行するためのマイクロプロセッサを備えたプログラマブルコントローラにおいて、シーケンスプログラムの実行中に使用したデータを即時トレースするデータトレース回路を付加することにより、シーケンスプログラム実行中の実データをモニタすることが可能なようにしたプログラマブルコントローラ。 - 特許庁
  • Since a server 10 providing a site accessible from a portable telephone 20 operates data being set in a programmable hearing aid based on the hearing data of a user inputted from the portable telephone 20 and sends back the set data, an operator can set the set data displayed on the liquid crystal screen 21 of the portable telephone 20 by operating a portable program unit connected with the hearing aid.
    携帯電話機２０からアクセス可能なサイトを提供するサーバー装置１０が、携帯電話機２０から入力された利用者の聴力データに基づいてプログラマブル補聴器に設定する設定データを演算して返信することにより、オペレータは、その携帯電話機２０の液晶画面２１に表示して取得された設定データを補聴器に接続した携帯型プログラム装置を操作して設定することができる。 - 特許庁
  • The ladder program development support device having a display part displaying data acquired from a programmable logic controller on the monitor screen has: a monitor value composition part generating ladder data for displaying the data of the device and a ladder together; a balloon comment data creation part creating balloon data based on an input format; and a display data composition part composing the ladder data and a balloon comment.
    プログラマブル・ロジック・コントローラから取得したデータをモニタ画面に表示する表示部を備えたラダー・プログラム開発支援装置において、デバイスのデータとラダーとを併せて表示するラダー・データを生成するモニタ値合成部と、入力されたフォーマットに基づいて吹き出しデータを作成する吹き出しコメント・データ作成部と、前記ラダー・データと前記吹き出しコメントとを合成する表示データ合成部とを備える。 - 特許庁
  • A programmable base band system 300 and a method for radio communication between two portable radio position and direction indicators 202 and 204 enable position information to be transmitted through a cellular link 102 or a 'Bluetooth' link 108 which is employable for supplying a continuous display of an estimated distance and an estimated direction to the two mutually communicating indicators 202 and 204.
    ２つの携帯用無線位置および方向インディケータ装置２０２および２０４の間の無線通信のためのプログラム可能ベースバンドシステム３００および方法は、互いに通信している２つの装置２０２および２０４に対する推定距離および方向の連続表示を供給するために用いられうるセルラリンク１０２または「ブルーツース」リンク１０８を経ての、位置情報の転送を可能ならしめる。 - 特許庁
  • This production facility operation state data collection system 1 has: a photographing means 2 for photographing a screen of a programmable display device 101 for information display and operation input equipped in the production facility 100; a production facility information extraction means 18 collecting and recording detailed operation information and an operation state of the production facility 100 from an image photographed by the photographing means 2.
    生産設備１００に装備された操作入力及び情報表示用のプログラマブル表示器１０１の画面を撮影する撮影手段２と、該撮影手段２により撮影した画像から該生産設備１００の稼動状態と詳細な運転情報を採取し記録する生産設備情報抽出手段１８とを有する生産設備稼動状態データ収集システム１を提供する。 - 特許庁
  • This signal name managing method for user application programs of a programmable controller composed of multiple program blocks is provided with project signal definitions for managing actual addresses and signal names corresponding to global devices usable by all the user application programs and block signal definitions for managing the actual addresses corresponding to local devices usable in respective program blocks or the local devices and signal names in the respective program blocks.
    複数のプログラムブロックから構成されるプログラマブルコントローラのユーザアプリケーション・プログラムの信号名管理方法において、ユーザアプリケーション・プログラム全体で使用可能なグローバルデバイスに対応する実アドレスと信号名を管理するプロジェクト信号定義と、各プログラムブロック内で使用可能なローカルデバイスに対応する実アドレスと信号名、若しくは、ローカルデバイスと信号名とを各プログラムブロック内で管理するブロック信号定義とを設ける。 - 特許庁
  • This array type processor independently has a data bus part 102 which has an array of processors connected by a programmable switch and mainly performs operation and a state transition management part 101 which facilitates the actualization of a state transition means and performs control and then they are actualized by constitution specified corresponding to the purposes of the processes, so that both operation and control are efficiently mounted and processed.
    プロセッサをアレイ状に並べたものをプログラマブルなスイッチで接続した構成をとり演算を主体として行うデータパス部１０２と、状態遷移手段の実現を容易とした構成をとり制御を行う状態遷移管理部１０１と、の二つを独立して持つことで、それぞれを処理目的に応じて特化した構成で実現し、演算と制御との両者を効率良く実装及び処理する。 - 特許庁
  • This integrated circuit device is composed of a bus, at least two units connected with the bus and a monitoring circuit 150 configured to monitor transactions between at least two units through the bus and store transaction information in the FPGA (Field Programmable Gate Array) embedded memory 151 and store bus monitoring information in the FPGA embedded memory at an FPGA design step during SoC design.
    本発明の集積回路装置はバスと、バスと連結された少なくとも二つの装置と、バスを通じた少なくとも二つの装置の間のトランザクションを観察し、トランザクション情報をＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）エンベデットメモリに貯蔵するモニタリング回路とを含み、ＳｏＣ設計の時、ＦＰＧＡ設計段階でＦＰＧＡエンベデットメモリにバスモニタリング情報を貯蔵することができる。 - 特許庁
  • The timepiece includes an electronic tourist guide having a re-programmable memory device 14 adapted to receive data base related to the local tourist information, the select means 9 enables a wearer to select the place in the data base, and the direction determining means determines the direction of the place to indicate the direction by the indicating means 2, 3, 11.
    この時計はさらに、地方ツーリスト情報に関するデータベースを受け取るように構成された再プログラム可能メモリ装置（１４）を含む電子ツーリストガイドを備えており、選択手段（９）は、着用者がデータベース内でその場所を選択することができると共に、前記方向決定手段がその場所の方向を決定して、その方向を表示手段（２、３、１１）で表示できるように構成されている。 - 特許庁
  • To provide an EPROM device which can improve datagram retention property in a single poly OTP (one time programmable) cell, and prevent leak of electron charged at a floating gate, and provide a semiconductor device which can secure the datagram retention property in the single poly OPT cell, and HCI and insulating properties in a transistor constituting a main chip in other regions except OTP cell region simultaneously, and its manufacturing method.
    シングルポリＯＴＰセルにおけるデータリテンション特性を向上させ、フローティングゲートに荷電された電子の漏れを防止できるＥＰＲＯＭ素子と、シングルポリＯＴＰセルにおけるデータリテンション特性を確保すると同時に、ＯＴＰセル領域を除いた他の領域でメインチップを構成するトランジスタにおけるＨＣＩ特性及び絶縁特性を確保できる半導体素子及びその製造方法を提供する。 - 特許庁
  • In the programmable gain circuit including gain adjusting switch circuits which set gains of an amplifier based upon the ratio of resistance values of an input resistor and a feedback resistor, and switches a resistance value of the feedback resistor or input resistor, on-resistance adjusting switch circuits sw14 to sw19 canceling on resistance of the gain adjusting switch circuits sw11 to sw13 are connected to the input resistor R11.
    入力抵抗と帰還抵抗との抵抗値の比に基づいて増幅器のゲインを設定するとともに、帰還抵抗若しくは入力抵抗の抵抗値を切り替えるゲイン調整用スイッチ回路を備えたプログラマブルゲイン回路において、ゲイン調整用スイッチ回路ｓｗ１１〜ｓｗ１３のオン抵抗を相殺するオン抵抗調整用スイッチ回路ｓｗ１４〜ｓｗ１９を入力抵抗Ｒ１１に接続した。 - 特許庁
  • This spectroscope is equipped with a container 16 for storing an analysis object, a light source 17 provided on one side of the container, a programmable diffraction grating 10 provided on the other side of the container 16, having movable diffraction elements 12, for spectrally separating the wavelength of light transmitted through the container 16 by moving each movable diffraction element 12, and an array photodetector 14 for detecting the light spectrally separated by the diffraction grating.
    分析対象物を収容する容器１６と、その容器の一方に設けられた光源１７と、前記容器１６の他方に設けられ、可動回折素子１２を有すると共に、その各可動回折素子１２を移動して前記容器１６を透過した光を波長を分光するプログラマブル回折格子１０と、その回折格子で分光された光を検出するアレイ光検出素子１４とを備えたものである。 - 特許庁
  • In this entrance and leaving management system, similarly, it is detected by a wandering report machine whether a person detected by an infrared sensor has an ordinary transmitting type transmitter corresponding to a wandering report and emergency call machine or wandering report and position detecting machine for detecting a wandering aged person or not, and the logic judgment is reversed by the programmable controller, whereby the person having no ordinary transmitting type transmitter is sensed.
    同様に本発明の入退場管理システムでは赤外線センサーに検出した人物を徘徊老人を感知する徘徊お知らせ緊急呼出機叉は徘徊お知らせ位置検知機に対応した常時発信型送信機を持っているか否かを徘徊お知らせ機で感知してプログラマブルコントローラーによりその論理判断を逆転させることにより常時発信型送信機を持っていない人物を感知する。 - 特許庁
  • The system includes a first step for defining the process execution time required to execute each of the control processes for controlling the machine by the programmable controller, a second step for setting fixed allowable time range to the defined process execution time, a third step for setting the abnormal condition of the process, and a fourth step for setting the abnormal contents, according to the abnormal conditions for each of the control processes.
    プログラマブルコントローラによって機械を制御する各制御工程ごとにその工程の実施に要する工程実施時間を定義する第１ステップと、上記定義した工程実施時間に対して一定の許容時間範囲を設定する第２ステップと、上記工程の異常条件を設定する第３ステップと、各制御工程ごとに上記異常条件に対応した異常内容を設定する第４ステップと、を含む。 - 特許庁
  • A bill payment system 10 of a machine 11 including at least one processor 18 and the bill payment system 10 is provided with a bill scanning/bill information syntax analysis module 12, and a set of programmable commands of the module 12 is one for scanning the bill to acquire bill payment information, for performing syntax-analysis of the bill payment information, and for verifying the bill payment information.
    少なくとも１つのプロセッサ１８と請求書支払システムと１０とを含む機械１１の請求書支払システム１０は、請求書走査・請求書情報構文解析モジュール１２を備え、そのモジュール１２の１組のプログラム可能命令は、請求書を走査して請求書支払情報を獲得し、請求書支払情報を構文解析し、請求書支払情報を検証するものである。 - 特許庁
  • To intelligibly display a failure content or a position of a failure device on a failure information display screen of a failure information display device reading and displaying failure information data and system configuration information data on each constitution device of a sequence control system comprising a programmable controller (PLC) and a control target device thereof, stored in the PLC, from the PLC, so as to allow immediate restoration work.
    プログラマブルコントローラ（ＰＬＣ）から、ＰＬＣ内に格納されている、ＰＬＣおよびその制御対象機器からなるシーケンス制御システムの各構成機器についてのシステム構成情報データと故障情報データとを読み出して表示する故障情報表示装置の故障情報表示画面に、故障機器の位置や故障内容を分かりやすく表示し、復旧作業が早急に行えるようにする。 - 特許庁
  • The fan control system has the programmable microcontroller which receives an input signal and a rotation speed signal corresponding to actual rotation speed of a fan motor, determines an output signal according to the input signal and the rotation speed signal, and outputs the output signal; and a fan driving unit which receives the output signal and adjusts rotation speed for driving the fan motor according to the output signal.
    ファン制御システムは、入力信号とファンモータの実際の回転速度に対応する回転速度信号とを受信し、入力信号と回転速度信号に従って、出力信号を決定し、出力信号を出力するプログラム可能なマイクロコントローラと、出力信号を受信し、前記出力信号に従って、ファンモータを駆動する回転速度を調整するファン駆動ユニットと、からなる。 - 特許庁
  • The apparatus for the memory device including a memory array and a redundancy memory includes: a programmable redundancy decoder determining a drive force corresponding to a selection signal; and a delay difference generating unit for generating a delay difference signal corresponding to a delay difference between first and second word line signals output from the redundancy memory.
    メモリアレイ及び剰余メモリを有するメモリ素子のテスト装置において、選択信号に相応して駆動力を決定し、決定された駆動力を前記剰余メモリのワードラインに出力するプログラマブル剰余デコーダと、前記剰余メモリから出力される第１ワードライン信号と第２ワードライン信号との間の遅延差に相応する遅延差信号を発生する遅延差発生部とを備えてメモリ素子のテスト装置を構成する。 - 特許庁
  • To provide a field programmable gate array (FPGA) capable of analyzing whether an instable state caused by a different timing in synthesis and mapping depends on a design error or mapping when evaluating an FPGA that does not comprise a spare cell for circuit correction.
    本発明はそれぞれ設定データにより内部機能が決まる複数のセル・ロジック・アレイ・ブロック（ＣＬＡＢ）が各ＣＬＡＢ間の信号の接続を切り替えるスイッチにより接続されたフィールド・プログラマブル・ゲート・アレイに関し，フィールド・プログラマブル・ゲート・アレイについて評価を行う時に，合成及びマッピングの度にタイミングが異なることによる不安定な状態が設計ミスなのかマッピングによるものかを解析することができることを目的とする。 - 特許庁
  • To easily judge an item which needs to have its setting changed on an operation image and to easily generate the operation image which is rich in variation without requiring special knowledges to generated the operation image as to the method for generating the operation image for the program type display device which is connected to a PLC (programmable controller) and performs display and control operation corresponding to data variation on the PLC side.
    ＰＬＣと接続されて、そのＰＬＣ側のデータ変化に対応した表示および制御動作を行うプログラム式表示装置用の操作画面を作成する方法にあって、操作画面中における設定変更を必要とする項目が容易に判断できるとともに、操作画面の作成に対する特別な知識を必要とすることなく、簡易に変化に富んだ操作画面の作成ができるようにする。 - 特許庁
  • The networked medication delivery system (20) includes an infusion device (22) programmable by an user with instructions for administering the medication, and a computing device (26) for determining whether the programmed data would yield a clinically acceptable dose or the medication is in the list of documented medication that would cause an allergic or drug sensitivity reaction to the patient.
    ネットワーク化された薬物供給システム（２０）は、薬物を投与するための命令を用いてユーザーによりプログラム可能な注入装置（２２）、プログラムされたデータが臨床的に受容可能な用量を与え得るかどうか、またはその薬物が患者に対してアレルギー反応または薬物過敏性反応を引き起こすことが記録された薬物のリストに存在するかどうかを決定するための演算装置（２６）を備える。 - 特許庁
  • The present invention relates to a programmable anti-aliasing system for a camera 100 and this system includes: an anti-aliasing logic circuit 170 for characterizing at least one image using the camera 100 and an optical control device 175, associated with the anti-aliasing logic circuit 170 operably, for introducing blur of various extends during image capture operations by the camera 100 based on the characterized image.
    カメラ１００用のプログラム可能なアンチエイリアシングシステムであって、カメラ１００により少なくとも１つの画像を特徴付けるアンチエイリアシング論理回路１７０と、アンチエイリアシング論理回路１７０と動作可能に関連付けられ、前記特徴付けられた画像に基づいてカメラ１００による画像捕捉操作中に様々な程度のぼかしを導入する光学制御装置１７５とを含んでなるシステムを提供する。 - 特許庁
  • In the interface unit body 20, a control CPU 40 that is a control means reads the ID data 15 at the time of initialization such as power input to determine the type of the module unit 10 installed, reads transmitting or receiving configuration data from a memory 30 according to the type, and downloads it, for example, to FPGA (field programmable gate array), thereby configuring the FPGA (control processing).
    そして、インタフェースユニット本体２０では、制御手段である制御用ＣＰＵ４０が、このＩＤデータ１５を電源投入等の初期化時に読み込んで、装着されているモジュールユニット１０の種別を判断し、この種別に応じて送信用又は受信用の前記コンフィグレーションデータをメモリ３０から読み出して、例えばＦＰＧＡにダウンロードすることによりＦＰＧＡを構成する（制御処理）。 - 特許庁
  • b) Microprocessors, microcomputers, microcontrollers, programmable ROM that can electronically delete programs (including flash memory), static RAM, and devices using storage elements that employ compound semiconductors, analog-to-digital converters, digital-to-analog converters, electro-optical integrated circuits or optical integrated circuits used for signal processing, field programmable logic devices, those using neural networks, custom integrated circuits (excluding those for which it is possible to determine whether or not they are goods that fall under any of (c) through (h), or (k), or those for which it is possible to determine whether or not they are goods falling under any of the goods in the middle column of rows 5 through 15 of the appended table 1 of the Export Order; hereinafter the same shall apply in this Article) or FFT processors that fall under any of the following categories (excluding those designed for use in other goods
    ロ　マイクロプロセッサ、マイクロコンピュータ、マイクロコントローラ、プログラムを電気的に消去することができるプログラマブルロム（フラッシュメモリーを含む。）、スタティック式のラム、化合物半導体を用いた記憶素子用のもの、アナログデジタル変換用のもの、デジタルアナログ変換用のもの、信号処理用の電気光学的集積回路若しくは光集積回路、フィールドプログラマブルロジックデバイス、ニューラルネットワークを用いたもの、カスタム集積回路（ハからチまでのいずれか若しくはルに該当する貨物であるかどうかの判断をすることができるもの又は輸出令別表第一の五から一五までの項の中欄のいずれかに該当する貨物に使用するように設計したものであるかどうかの判断をすることができるものを除く。以下この条において同じ。）又はＦＦＴプロセッサであって、次のいずれかに該当するもの（他の貨物に使用するように設計したものを除く。） - 日本法令外国語訳データベースシステム
  • This data storage device 410 comprises a group 412 of programmable resistance memory elements 110, and a circuit 418 that supplies programming voltage to the selected memory elements of the group and that protects over-writing of the selected memory elements during programming by disconnecting programming voltage when the selected memory elements with the measured parameters of the memory elements being selected are shown to be already programmed.
    プログラム可能な抵抗メモリ素子１１０のグループ４１２と、前記グループの選択されたメモリ素子にプログラミング電力を供給し、前記選択されたメモリ素子の実測パラメータが前記選択されたメモリ素子が既にプログラミングされていることを示すときに、前記プログラミング電力を断つことにより前記選択されたメモリ素子のプログラミング中において上書きを保護する回路４１８とを備えるデータ記憶装置４１０を提供する。 - 特許庁
  • This programmable logic system has a configuration RAM 12 in which supplied configuration data are written, a logic module 11 which constitutes a circuit defined by the configuration data written in the configuration RAM 12, and a management circuit 13, which manages writing of the configuration data to the configuration RAM 12 in the management circuit 13, supply of the configuration data to the configuration RAM 12 is managed according to revision of the configuration data.
    供給されたコンフィグレーションデータが書き込まれるコンフィグレーションＲＡＭ１２と、そのコンフィグレーションＲＡＭ１２に書き込まれたコンフィグレーションデータによって定義される回路を構成するロジックモジュール１１と、コンフィグレーションＲＡＭ１２ヘのコンフィグレーションデータの書き込みを管理する管理回路１３とを有し、管理回路１３において、前記コンフィグレーションデータのリビジョンに応じて、前記コンフィグレーションデータの前記コンフィグレーションＲＡＭ１２への供給を管理する。 - 特許庁
  • In this reset circuit of a microcomputer incorporated with a first reset circuit 81 for inputting a reset signal to a reset signal input terminal for initializing a CPU 2, the reset input terminal is provided with a switch circuit 84 configured of a field programmable gate array for selectively inputting either a reset signal from an externally installed second reset circuit or a reset signal from the first reset circuit or both of them.
    ＣＰＵ２を初期化するリセット信号入力端子にリセット信号を入力する第一リセット回路８１が内蔵されたマイクロコンピュータのリセット回路であって、前記リセット入力端子に、外部に設けられた第二リセット回路からのリセット信号または前記第一リセット回路からのリセット信号の何れかまたは双方を選択的に入力可能に設定するフィールドプログラマブルゲートアレイで構成されるスイッチ回路８４が設けられている。 - 特許庁
  • A remotely programmable device includes a message store for receiving messages over a radio link from a controller and forwarding the messages to a local application resident in the device, writable registers for controlling operation of the device, a command interpreter for interpreting commands embedded in the messages to write data to the register, and a lock part for inhibiting writing of the data to the registers.
    遠隔プログラマブル装置であって、無線リンクを介して制御部からメッセージを受信し、前記遠隔プログラマブル装置に常駐のローカルアプリケーションに転送するメッセージ記憶部と、前記遠隔プログラマブル装置の動作を制御する書き込み可能なレジスタと、前記レジスタにデータを書き込むため前記メッセージに組み込まれた命令を解釈する命令解釈部と、前記レジスタに前記データを書き込むことを禁止するロック部とを備える遠隔プログラマブル装置。 - 特許庁
  • j) Digital devices employing compound semiconductors that fall under any of the following (excluding those used for storage elements employing compound semiconductors, analog-to-digital converters, digital-to-analog converters, electro-optical integrated circuits or optical integrated circuits used for signal processing, field programmable logic devices, devices using neural networks, custom integrated circuits, FFT processors and those designed for use in other goods
    ヌ　化合物半導体を用いたデジタル方式のものであって、次のいずれかに該当するもの（マイクロプロセッサ、マイクロコンピュータ、マイクロコントローラ、化合物半導体を用いた記憶素子用のもの、アナログデジタル変換用のもの、デジタルアナログ変換用のもの、信号処理用の電気光学的集積回路又は光集積回路、フィールドプログラマブルロジックデバイス、ニューラルネットワークを用いたもの、カスタム集積回路、ＦＦＴプロセッサ及び他の貨物に使用するように設計したものを除く。） - 日本法令外国語訳データベースシステム
  • The constitution data blocks of the field programmable logic 6 divided into independently reconstitutable blocks are stored in a memory 8 for constitution data storage, and a reconstitution control part 7 reads constitution data blocks 13 out of the memory 8 one by one in order and selects and reconstitutes the constitution data blocks 13 requested to be reconstituted according to the constitution data header parts 15 of the read constitution data blocks 13.
    独立に再構成可能なブロックに分割されたフィールドプログラマブルロジック６の構成データブロック１３を構成データ格納用メモリ８に格納しておき、再構成制御部７により、構成データ格納用メモリ８からフィールドプログラマブルロジック６の構成データブロック１３をブロック単位で順次読み出し、その読み出した構成データブロック１３の構成データヘッダ部１５のヘッダ情報から、再構成を要求する構成データブロック１３を選択して再構成を行うように構成する。 - 特許庁
  • In the programmable logic controller having a CPU module for writing the firmware listed in a firmware list into a target module, the CPU module has: a CF card storing the firmware and the firmware list; a firmware information acquisition part reading the firmware and the firmware list from the CF card; and a write information creation part creating module write information based on the firmware and write information described in the firmware list acquired by the firmware information acquisition part.
    ターゲットとなるモジュールにファーム・リストにリスト化されたファームウェアを書き込むＣＰＵモジュールを備えたプログラマブル・ロジック・コントローラにおいて、 前記ＣＰＵモジュールは、 前記ファームウェア及び前記ファーム・リストが記憶されたＣＦカードと、 このＣＦカードから前記ファームウェア及び前記ファーム・リストを読み出すファーム情報取得部と、 このファーム情報取得部が取得した前記ファーム・リストに記述された書き込み情報とファームウェアに基づいてモジュール書き込み情報を作成する書き込み情報作成部と を備える。 - 特許庁
  • The programmable integrated circuit device includes: the register configured to store a value of at least one bit, which is coupled to an applied voltage source; the overvoltage detection circuitry configured to detect a voltage produced by the applied voltage source and generate an overvoltage signal if the detected voltage is greater than or equal to a trigger voltage; and the logic circuitry configured to clear the register in response to the generated overvoltage signal.
    少なくとも１ビットの値を格納するように構成されているレジスタであって、該レジスタは、印加された電圧源に結合されている、レジスタと、過電圧検出回路であって、該過電圧検出回路は、該印加された電圧源によって発生された電圧を検出することと、検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することとを行うように構成されている、過電圧検出回路と、ロジック回路であって、該ロジック回路は、該生成された過電圧信号に応答して、該レジスタをクリアにするように構成されている、ロジック回路とを含む、プログラマブル集積回路デバイス。 - 特許庁
＜前へ 1 2 .... 60 61 62 63 64 65 66 67 68 69 70

例文データの著作権について