「programmable」を含む例文一覧(3485)
＜前へ 1 2 .... 60 61 62 63 64 65 66 67 68 69 70 次へ＞- A voltage shortage of a battery is detected by a voltage detection circuit 10 and a hysteresis comparator circuit 11, and in this detection, a voltage shortage is notified by providing a programmable logic device 12 restraining operation signals of an opening section 7 and forcefully operating a relay circuit 13 of a mechanical brake.
電圧検出回路１０及びヒステリシスコンパレータ回路１１によりバッテリの電圧不足を検出し、この検出では操作部７による操作信号を抑止し、かつ機械ブレーキのリレー回路１３を強制動作させるプログラマブル・ロジック・デバイス１２を設けることでバッテリ電圧不足を知らせる。 - 特許庁 - The programmable controller is constituted so that the plural programs and pieces of data for sequence control are stored inside a memory module provided independently of a CPU module, the pieces of data in the memory module are transmitted to the CPU module based on a request from the CPU module and the CPU module is made to rewrite a program.
ＣＰＵモジュールとは独立に設けたメモリモジュールの内部に、複数のシーケンス制御用プログラムやデータを保存し、該ＣＰＵモジュールからの要求に基づき該メモリモジュール内のデータを該ＣＰＵモジュールに送り該ＣＰＵモジュールにプログラム書替えを行わせる構成とする。 - 特許庁 - The programmable controller in which a processor 2 for management, a processor 3 for program execution, a program memory 4, a low speed memory 7 for holding for power interruption as a first memory, a high speed memory 8 for execution as a second memory, a battery and a battery switching circuit 6 are connected with the same bus 1 is constituted.
管理用プロセッサ２と、プログラム実行用プロセッサ３とプログラムメモリ４と、第１のメモリである停電時保持用低速メモリ７と、第２のメモリである実行用高速メモリ８と、バッテリ及びバッテリ切換回路６とを同一バス１に接続したプログラマブルコントローラを構成した。 - 特許庁 - To generate an AC waveform represented by an ideal sine wave having a high amplitude of ≥1 V for solving a problem wherein an AC voltage standard based upon a programmable Josephson voltage standard has a pseudo sine waveform approximated by a staircase waveform.
プログラマブルジョセフソン電圧標準に基づく交流電圧標準は、階段状の波形により近似された擬似正弦形になってしまう問題があるので、１Ｖ以上の高い振幅を持つ理想的な正弦波に代表される交流波形を発生することを目的とする。 - 特許庁 - To provide a programmable controller which can transmit any information at designated timing without being affected by conditions of a receiving side while the receiving side can receive the transmitted information at any timing, and comprises a communication feature facilitating set up operation for transmission as much as possible.
受信方の事情に影響を受けることなく、任意の情報を指定されたタイミングで送信でき、かつ受信方においても送信された情報を任意のタイミングで受信でき、しかも送信のための設定操作をできるだけ簡素化可能な通信機能を備えたプログラマブルコントローラを提供する。 - 特許庁 - To provide a memory backup device and a programmable controller having the memory backup device which accurately detects the voltage drop of a battery before the battery becomes completely exhausted and urges a user to replace the battery, thereby preventing the battery backup operation of a memory from being interrupted because of the exhaustion of the battery.
電池が完全に消耗する前に電池の電圧低下を的確に検出してユーザに電池交換を促し、メモリのバッテリバックアップ動作が電池の消耗によって途切れないようにすることができる、メモリバックアップ装置、メモリバックアップ装置を有するプログラマブルコントローラを提供する。 - 特許庁 - To provide a display device for a programmable controller for confirming the configurations of whole programs without opening any program block by displaying a block list showing blocks and comment information showing the configurations of the blocks at the low rank of the program blocks displayed in a project window.
プロジェクトウィンドウに表示されているプログラムブロックの下位にブロックを示すブロックリスト及びブロックの構成を示すコメント情報が表示できるようにしたことにより、プログラムブロックを開かずにプログラム全体の構成を確認することができるプログラマブルコントローラの表示装置を提供する。 - 特許庁 - To provide a method and device for adjusting a programmable delay generation device for securing a common delay setting span with necessary length without generating the deterioration of timing precision and without the increase of a circuit area and power consumption, and also to provide a semiconductor inspection device equipped with the same.
タイミング精度の悪化並びに回路面積及び消費電力の増大を招かずに、必要な長さの共通遅延設定スパンを確保することができるプログラマブル遅延発生装置の調整方法及び調整装置、並びに当該装置を備える半導体検査装置を提供する。 - 特許庁 - For the purpose of calibration for a lithographic equipment with a programmable pattern forming means, this equipment uses a sensor, such as a CCD, CMOS sensor, and optical diode and the like that has a detector element larger than the size of a spot corresponding with the single pixel of the pattern forming means.
プログラム可能なパターン形成手段を有するリソグラフィ装置を較正するために、プログラム可能なパターン形成手段の単一画素に対応するスポットの大きさよりも大きい検出器要素を有する、ＣＣＤ、ＣＭＯＳセンサ、又は光ダイオードなどのセンサを使用する。 - 特許庁 - To realize a control system by which the state of a device to be displayed/operated by a control display device is collectively recognized or controlled through the use of terminal equipment which is arranged in a place separated from the control display device such as a programmable display unit without plotting a new display picture.
新たな表示画面を作画することなく、プログラマブル表示器などの制御用表示装置から離れた場所に配された端末装置によって、上記制御用表示装置で表示／操作されるデバイスの状態を一括して確認または制御可能な制御システムを実現する。 - 特許庁 - The CPU logic and the debug logic are formed by an FPGA (Field Programmable Gate Array) where an arbitrary logic can be written, and they are connected so as to cooperatively operate, there by achieving flexible response to the change in specifications of the CPU to be debugged on the user system.
上記ＣＰＵ論理と、上記デバッグ論理とを、それぞれ任意の論理を書込み可能なＦＰＧＡによって形成し、且つ、それらが互いに協調して動作可能に結合することで、ユーザーシステム上のデバッグ対象ＣＰＵの仕様の変更に柔軟に対応できるようにする。 - 特許庁 - When the set display device 1 is connected to the attachable and detachable adapter 33, the image program is transferred to a first memory 7 in the set display device 1 from the third memory 37, and setting/display information is subsequently communicated between the set display device 1 and the programmable controller 15.
そして設定表示装置１と脱着式アダプタ３３を接続すると、第三メモリ３７から設定表示装置１内の第一メモリ７に画面プログラムが転送され、その後、設定表示装置１とプログラマブルコントローラ１５間で設定・表示情報の交信が行われる。 - 特許庁 - The programmable display unit has a display device which displays at least one object, and a plurality of communication interfaces which connect a plurality of system devices which follow different communication protocols mutually, and displays the plurality of data received from each of the plurality of system devices in the same object.
少なくとも１つのオブジェクトを表示する表示装置と、互いに異なる通信プロトコルに従う複数のシステム機器と接続するための複数の通信インターフェースとを備え、前記複数のシステム機器のそれぞれから受信した複数のデータを同一のオブジェクト内に表示する。 - 特許庁 - The inter-symbol interference amount given to a data signal is continuously tuned by passing the data signal through a programmable filter 1010 having an adjustable frequency response, and through a fixed filter 1015 having a fixed frequency response such as a PCB trace, a length of cable, and a discrete filter.
データ信号を周波数応答可変のプログラマブル・フィルタ１０１０と、ＰＣＢ配線、一定長のケーブル、ディスクリート・フィルタなどの固定周波数応答を有する固定フィルタ１０１５を通すことによって、データ信号に与えるシンボル間干渉の量を連続的に調整する。 - 特許庁 - To provide a semiconductor integrated circuit device which makes a high yield and high reliability possible by enhancing the detection capability of the verification of an OTP (One-Time Programmable) memory using an electric fuse, re-programming and relieving a detected failed bit, and a program method therefor.
電気ヒューズを用いたＯＴＰメモリのベリファイの検知能力を向上させ、検出された不良ビットを再プログラムして救済することにより、高歩留まり、高信頼性を可能にする半導体集積回路装置及びそのプログラム方法を提供することを目的としている。 - 特許庁 - This programmable controller has instruction registers 12 to 14 and a microcode processing function, an application data storage memory (DM) 2 is made to have a stack region, and for address control over the memory (DM), a multiplexer 21 selects a stack pointer (SP) 20 and an address pointer (DP) 22 for accessing the stack region.
インストラクションレジスタ１２〜１４とマイクロコード処理機能を有し、アプリケーションデータ格納用メモリ（ＤＭ）２にスタック領域を持たせ、メモリ（ＤＭ）に対するアドレス制御は、そのスタック領域をアクセスするためのスタックポインタ（ＳＰ）２０とアドレスポインタ（ＤＰ）２２をマルチプレクサ２１で選択する。 - 特許庁 - An image processing control part 9A detects an abnormal image, and when a reading position is subjected to setting change (adjustment) on the basis of the detection result, a processing part 13 changes a set value of amplification gain by a programmable gain amplifier 12 to thereby perform density correction of the image information.
画像処理制御部９Ａにより異常画像が検出され，その検出結果に基づいて前記読取位置が設定変更（調節）された場合，処理部１３がプログラマブルゲインアンプ１２による増幅ゲインの設定値を変更し，これにより前記画像情報の濃度補正を行う。 - 特許庁 - To provide a neurostimulation system for reducing a cerebellar tremor, particularly, associated with multiple sclerosis, which is equipped, more specifically, with a programmable electrical pulse generator and at least one electrode connected to the electrical pulse generator, in terms of a stimulus to a cerebral nerve by an electrical pulse signal.
電気パルス信号による脳神経の刺激に関し、詳しくはプログラム可能な電気パルス発生器と上記電気パルス発生器に接続された少なくとも１つの電極とを具備した、特に多発性硬化症が関連する小脳性振戦を軽減するための神経刺激システムを提供する。 - 特許庁 - A high frequency clock VCLK is generated from a reference clock by a phase lock loop constituted of a phase comparator circuit 201, a low-pass filter 202, a voltage control oscillation circuit 203 and a programmable counter 204, and is frequency-divided by a 1/8 frequency divider circuit 206 so as to generate a pixel clock.
位相比較回路２０１，ローパスフィルタ２０２，電圧制御発振回路２０３，プログラマブルカウンタ２０４によって構成する位相ロックループによって基準クロックから高周波クロックＶＣＬＫを生成し、これを１／８分周回路２０６によって分周して画素クロックを生成する。 - 特許庁 - In this information processor, a ROM (Read Only Memory) 102 or an EEPROM (Electronically Erasable and Programmable Read Only Memory) 104 stores a table wherein the OS comprising function codes for executing prescribed processing and specific information for specifying the OS are associated, and an OS specifying part 231 specifies the OS based on the specific information and the table stored in the ROM 102 or the EEPROM 104.
ROM１０２やEEPROM１０４は、所定の処理を実行する機能コードにより構成されるＯＳと、そのＯＳを特定する特定情報を対応付けたテーブルを記憶し、ＯＳ特定部２３１は、ROM１０２やEEPROM１０４に記憶されたテーブルと特定情報に基づいて、ＯＳを特定する。 - 特許庁 - A programmable logic controller 100 for writing the firmware into the mounted target module includes: an original module 150 having a memory unit in which the firmware is stored in advance, and a CPU module 120 having a copying device for reading the firmware from the original module and for copying it to the target module.
実装されたターゲット・モジュールにファームウェアを書き込むプログラマブル・ロジック・コントローラにおいて、 前記ファームウェアが予め書き込まれた記憶部を備えたオリジナル・モジュールと、 このオリジナル・モジュールから前記ファームウェアを読み込み、前記ターゲット・モジュールに複製する複製装置を備えたＣＰＵモジュールと を備える。 - 特許庁 - The programmable controller is provided with charging means which starts the charging of the auxiliary battery when an output voltage of the auxiliary battery becomes less than a recharging voltage E2, and stops the charging of the auxiliary battery when the output voltage of the auxiliary battery reaches a regulator output voltage E1 by the charging.
補助電池の出力電圧が、再充電電圧Ｅ２以下になると補助電池の充電を開始し、この充電によって補助電池の出力電圧がレギュレータ出力電圧Ｅ１に達すると補助電池の充電を終了する充電手段とを備える。 - 特許庁 - The programmable display unit acquires the ID from the connected conversion adapter 21, identifies the IP address corresponding to the ID from the list, sets up it in a communication driver, communicates with the PLC11 in which the IP address is set via the conversion adapter 21.
プログラマブル表示器は、接続された変換アダプタ２１からＩＤを取得して、上記のリストから当該ＩＤに対応するＩＰアドレスを特定して通信ドライバに設定し、このＩＰアドレスが設定されているＰＬＣ１１と変換アダプタ２１を介して通信を行う。 - 特許庁 - To provide a method for optimizing a communication command, a program, and a programmable indicator for enabling a user to read memory data by a faster method by taking also communication speed of external connection equipment into account without judging whether request commands can be connected or not by only an address distance when reading the request commands of low level.
低水準の要求コマンドでメモリデータを読み込む場合にアドレス間隔のみで連結の可否を判断せず外部接続機器の通信速度も考慮して、より速い方法でメモリデータの読み込を実行する通信コマンド最適化方法、プログラム及びプログラマブル表示器を提供する。 - 特許庁 - To obtain a remote monitor control system where a control terminal placed at a remote place can correct, update or make other operations on a control part, an I/F part and a special unit use program or the like of a control application program for a PLC(Programmable Logic Controller) controlling installed units resulting in optimizing the entire program.
設備機器を制御するＰＬＣの制御アプリケーションプログラムのコントロール部、Ｉ／Ｆ部や特殊ユニット用プログラム等を遠隔に設置した制御端末から修正、更新等することができ、ひいてはプログラム全体の最適化に供することのできるリモート監視制御方式を得る。 - 特許庁 - The programmable logic circuit device includes a plurality of computing elements 10 each of which includes a first path to which a flip flop circuit 16 having a first clock signal inputted thereto is connected and a second path to which a lookup table 12 and a flip flop circuit 14 having a second clock signal inputted thereto are connected.
第１のクロック信号を入力するフリップフロップ回路１６が接続された第１の経路と、ルックアップテーブル１２と第２のクロック信号を入力するフリップフロップ回路１４とが接続された第２の経路と、を備える複数の演算器エレメント１０を本プログラマブル論理回路装置は備える。 - 特許庁 - To provide a slave unit for PLC unit (programmable controller), whereby the problem of mutual interference in a sensing system, having a plurality of translucent photoelectric sensors, can be solved by the control of light projection/reception timing, while moreover eliminating the need for incorporating a program for prevention of mutual interference in the user programs of the PLC.
透過型光電センサを複数有するセンシングシステムにおける相互干渉の問題を投受光タイミング制御により解決することができ、しかもＰＬＣのユーザプログラム中においては、相互干渉防止のためのプログラムを一切組むことが不要となるようにしたＰＬＣのスレーブを提供すること。 - 特許庁 - To make arbitrary external equipment whose protocols for data communication are different easily connectable in a programmable display device 3 to which pieces of external equipment 1 are connected via data communication means 2 and which can perform display corresponding to status data stored in the memories of the external equipment on the screen 15 of a display 14.
外部装置１とデータ通信手段２を介して接続され、外部装置１のメモリ上に格納された状態データに対応した表示をディスプレイ１４の画面１５上で可能とするプログラム式表示装置３にあって、データ通信用のプロトコルが異なる任意の外部装置を容易に接続可能とする。 - 特許庁 - A programmable ROM block 20 provided in the integrated circuit device 10 has a memory cell MC in which a floating gate FG shared in each of gates of a writing/reading transistor 220 and an erasing transistor 230 is a single layer gate structure opposite to a control gate CG consisting of an impurity layer NCU via an insulation layer.
集積回路装置１０に設けられたプログラマブルＲＯＭブロック２０は、書き込み／読み出しトランジスタ２２０及び消去トランジスタ２３０の各ゲートに共用されるフローティングゲートＦＧが、不純物層ＮＣＵより成るコントロールゲートＣＧと絶縁層を介して対向した単層ゲート構造であるメモリセルＭＣを有する。 - 特許庁 - The reproducing apparatus equipped with the programmable circuit cell comprises a communication means, a means for inputting a multimedia data described in the multimedia data format from the communication means, a means for reconfiguring the circuit cell using a circuit cell configuration data in the data, and a means for reproducing the multimedia data using the circuit cell.
又、プログラム可能な回路セルを備えた再生装置において、通信手段と、該通信手段から前記マルチメディアデータ形式で記述されたマルチメディアデータを入力する手段と、データ中の回路セル構成データを用いて回路セルを再構成する手段と、前記回路セルを使用してマルチメディアデータを再生する手段と、を備える。 - 特許庁 - This device has an ultrasonic surgical hand piece, a console having a digital signal processor(DSP), an electric connection means for connecting these hand piece and console, and a storage device such as an EEPROM(an electric erasing programmable read-only memory), arranged in the electric connection means or the hand piece.
超音波外科ハンド・ピース、デジタル信号プロセッサ（ＤＳＰ）を有するコンソール、これらのハンド・ピースおよびコンソールを接続している電気的接続手段、及び当該電気的接続手段またはハンド・ピース内に配置されているＥＥＰＲＯＭ（電気的消去プログラム可能な読出し専用メモリ）等の記憶装置を備えている。 - 特許庁 - To provide a programming device of a programmable logic controller for executing a sequence program by allocating it to a plurality of tasks whose start cycles are different, which has a function of detecting that the writing of bit data is generated from those tasks whose cycles are different to the same address, and informing a program preparer of the result.
シーケンスプログラムを起動周期の異なる複数のタスクに割り付けて実行するプログラマブル・ロジック・コントローラにおいて、周期の異なるタスクから同一のアドレスに対して、ビットデータの書き込みが発生することを検出し、プログラム作成者に通知する機能を有するプログラマブル・ロジック・コントローラのプログラミング装置を提供する。 - 特許庁 - The device further includes a synchronization stage generating a second timing signal (T2) having a first controlled frequency (F2) correlated to the reference frequency (F1), and phase synchronization pulses (TDEC) having a preset delay (K) programmable with respect to the first timing signal (T1) and the first frequency (F1).
本装置は、更に、基準周波数（Ｆ_1）に対して相関されている第一制御周波数（Ｆ_2）を有している第二タイミング信号（Ｔ_2）、及び第一タイミング信号（Ｔ_1）に関してプログラム可能な予め設定した遅延（Ｋ）及び第一周波数（Ｆ_1）を有している位相同期パルス（Ｔ_DEC）を発生する同期ステージを有している。 - 特許庁 - To minimize a memory in a rationality check method differently from a conventional method requiring an enormous memory amount caused by necessity for the same number of controlling registers as receiving register areas for checking consistency of data by combination of associated data in a programmable controller.
プログラマブルコントローラ内で関連データとの組み合わせによりデータの整合性をチェックするには、従来方法では受信用のレジスタ領域と制御用のレジスタが同数必要となってくるためメモリー量が膨大になったのを、本発明の合理性チェック方法によればメモリーを最小化することができる。 - 特許庁 - To realize a control system in which a terminal device arranged away from a display device for control such as a programmable display device can confirm or control the state of a device displayed/operated by the display device for control without illustrating a new display image, and an image for display/operation can easily be edited.
新たな表示画面を作画することなく、プログラマブル表示器などの制御用表示装置から離れた場所に配された端末装置によって、制御用表示装置で表示／操作されるデバイスの状態を確認または制御可能で、しかも、表示／操作用の画面を容易に編集可能な制御システムを実現する。 - 特許庁 - The receiver consists of a local oscillation means 6 using a phase locked loop comprising a reference oscillator 14, a phase comparator 12, a loop filter 15, a programmable frequency divider 11 and a voltage controlled oscillator 10 and of a reception means that receives and demodulates a desired signal selected by the local oscillation means 6.
基準発振器１４、位相比較器１２、ループフィルタ１５、プログラマブル分周器１１及び電圧制御発振器１０とから構成されるフェーズロックループを用いた局部発振手段６と、この局部発振手段６により選択された希望信号を受信復調する受信手段とで構成されている。 - 特許庁 - In the output component, the output from a input multiplexer 202 is clock driven by a cycle counter 200, stepped through the bit of a programmable control register 201, and connected with the D inputs of two D flip-flops 203 and 204 to transit their Q outputs with the positive and negative edges of a clock.
出力構成要素では、入力マルチプレクサ２０２の出力は、サイクル・カウンタ２００でクロック駆動され、プログラム可能制御レジスタ２０１のビットを通してステップしかつ２つのＤフリップフロップ２０３と２０４のＤ入力に接続され、それらのＱ出力を、それぞれ、クロックの正エッジ、負エッジで遷移させる。 - 特許庁 - An image acquisition system for machine vision systems decouples image acquisition from the transmission of the image to a host processor by using a programmable imager controller to selectively disable and enable the transmission of data to the host and by using a system of buffers to temporarily store image data pending allocation of memory.
機械視覚システム用の画像収集システムは、ホストへのデータ伝送を選択的に禁止及び許可するプログラム可能イメージャ制御器を利用し、またメモリ割当てが保留のままの画像データを一時的に記憶するバッファシステムを利用することで、画像伝送からホストプロセッサへの画像収集を切断する。 - 特許庁 - In the programmable timer circuit (for optical switch control) 15-2-5, an optical switch signal is generated on the basis of the inputted Q-switch frequency signal and conveyed to an optical switch driver part 14 at a set time (a passage time of a laser beam in an optical switch unit 12) set on a decorder part 15-2-4.
このプログラマブルタイマ回路（光スイッチ制御用）１５−２−５において、入力されたＱスイッチ周波数信号にもとづき、光スイッチ信号が生成され、デコーダ部１５−２−１で設定された設定時間（光スイッチユニット１２におけるレーザ光の通過時間）に、光スイッチドライバ部１４へ送られる。 - 特許庁 - The programmable display 100 includes: an input means 11; a display means 12; a display generation part 21; a data storage part 22; an input determination means 30; an area coordinate calculation means 31; an enlargement/contraction ratio calculation means 32; a function area calculation means 33; and a function process part 34.
プログラマブル表示器１００においては、入力手段１１と、表示手段１２と、表示生成部２１と、データ記憶部２２と、入力判断手段３０と、領域座標算出手段３１と、拡大縮小率算出手段３２と、ファンクションエリア領域算出手段３３と、機能処理部３４を備える。 - 特許庁 - The process monitor control system includes: information processing apparatuses each of which includes an operation monitoring console having a display device and a key input device; a process control apparatus including a programmable controller, an exclusive module for managing execution of process control and a process input/output interface; and the communication line for connecting the information processing apparatuses to the process control apparatus.
表示装置とキー入力装置とを有する運転監視操作卓を備える情報処理装置と、プログラマブルコントローラと、プロセス制御の実行を司る専用モジュールと、プロセス入出力インタフェースとを備えるプロセス制御装置と、情報処理装置とプロセス制御装置とを接続する通信回線とを備える。 - 特許庁 - The programmable display unit 5 reflects the operation state of each of the devices A1 to A10, B1 to B10 and C1 to C10 based on the data of the operating condition signal by changing the display color of the block of the operation state display image, and causes the display module or a large-scaled display 7 of the device to display the operation state display image.
プログラマブル表示器５は、稼働状態信号のデータに基づいた各装置Ａ１〜Ａ１０，Ｂ１〜Ｂ１０，Ｃ１〜Ｃ１０の稼働状態を、稼働状態表示画像のブロックの表示色を変えるなどして反映させ、当該稼働状態表示画像を自機の表示モジュールや大型ディスプレイ７に表示させる。 - 特許庁 - This semiconductor integrated circuit includes: a plurality of functional blocks 10; the plurality of configuration information memories 11 in which a plurality of configuration information are stored; and the plurality of programmable switches 12, 13 configured to control connection between the functional blocks 10 by a switching operation according to configuration information to be input in itself.
本発明による半導体集積回路は、複数の機能ブロック１０と、複数の構成情報が格納された複数の構成情報メモリ１１と、自身に入力される構成情報に応じたスイッチング動作によって、機能ブロック１０間の接続を制御する複数のプログラマブルスイッチ１２、１３とを具備する。 - 特許庁 - The driving circuit for the lower TRs 145 and 185 has a programmable circuit, which is constituted by capacitively coupling the output terminal of the driving circuit with a pull-up voltage so as to maximize the quantity of the current forcibly made to flow through the induction head for optimum data transfer.
下側トランジスタの駆動回路はプログラム可能な回路を有しており、それは駆動回路の出力端をプルアップ電圧へ容量的に結合させ、それにより誘導ヘッドを介して強制的に流される電流の量を最適なデータ転送のために最大なものとすることを可能とするように構成されている。 - 特許庁 - This debugging system comprises an image processing device including a software debugging means debugging software and an emulation interface and mounted with at least one or more programmable processors; and a debugging information control terminal controlling the software debugging means so as to be operable only when the authentication with a processor is recognized.
ソフトウェアをデバッグするソフトウェア・デバッグ手段と、エミュレーション・インターフェースとを備え、少なくとも１以上のプログラマブルなプロセッサを実装した画像処理装置と、プロセッサとの認証が認められた場合にのみ動作を可能としたソフトウエア・デバック手段の制御を行なうデバック情報制御端末とを設ける。 - 特許庁 - A programmable sequence controller 46 in the embedded subsystem specifies a first command by specifying a memory address of the first command in a sequence of the command stored in advance in a memory by using independence, and programs one or more of registers of a module for executing the requested function in the embedded subsystem.
組み込みサブシステム内のプログラマーブルシーケンスコントローラーは前記単独を用いてメモリーに予め記憶された命令のシーケンスにおける第１の命令のメモリーアドレスを特定することにより第１の命令を特定し、組み込みサブシステムにおいて要求された機能を実行するモジュールの１つ以上のレジスターをプログラムする。 - 特許庁 - To automatically register a symbol into a database from configuration information of a function module constituting a programmable controller, and a database which defines input/output information, though a symbol name and a register name assigned thereto are directly manually inputted in a screen displaying the symbol database, in a registration method for the symbol.
シンボルの登録方法において、シンボルデータベースを表示した画面において、シンボル名称とそれに割り付けるレジスタ名称を直接手入力していたものを、プログラマブルコントローラを構成する機能モジュールの構成情報と、入出力情報を定義したデータベースから、自動的にシンボルをデータベースに登録できるようにする。 - 特許庁 - A programmable logic device is provided which comprises first operational circuitry, second operational circuitry, routing driver circuitry coupled to an output signal of the first operational circuitry, routing receiver circuitry coupled to an input of the second operational circuitry, and an interconnection conductor that extends from the driver circuitry to the receiver circuitry.
本発明によれば、第１の演算回路と、第２の演算回路と、第１の演算回路の１出力信号に結合されたルーティングドライバ回路と、第２の演算回路の１入力に結合されたルーティングレシーバ回路と、ドライバ回路からレシーバ回路へ延在している相互接続コンダクタを備えた、プログラマブルロジックデバイスが提供される。 - 特許庁 - The scope of the programmable operations, the types of input and output variables, and execution of programs within the processor, is deliberately constrained within the virtual machine environment, in order to mitigate potential security leaks by programs, and to ensure confidentiality of second party's secrets and third party's content as managed by the second party's program.
プログラムによる潜在的なセキュリティ漏洩を軽減し、第２当事者の機密性と第２当事者のプログラムにより管理される第３当事者のコンテンツとを確保するため、プログラム可能な操作の範囲、入力及び出力変数形式、並びにプロセッサ内でのプログラム実行がバーチャルマシン環境内で制限される。 - 特許庁 - To reduce the amount of control data which need to be stored in a host computer and to reduce the labor, time and cost for updating the control data in a control data managing method for a control system equipped with a digital controller which is used by being connected to a control object mechanism at need and is programmable, and a host computer connected to the digital controller.
必要に応じ制御対象機構に接続して使用するプログラム可能なディジタルコントローラと、そのディジタルコントローラに接続したホストコンピュータとを備えた制御系の制御データ管理方法において、ホストコンピュータへの格納を要する制御データ量を低減し、制御データ更新の手間とコストを軽減する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
