「programmable」を含む例文一覧(3485)
＜前へ 1 2 .... 60 61 62 63 64 65 66 67 68 69 70 次へ＞- Thus, the clock skew between function blocks 3 and 4 is reduced even if a difference between internal source voltages V1 and V2 supplied to the function blocks 3 and 4 is large, by providing programmable delay circuits 8 and 9 which can program the delay time arbitrarily in advance.
このように、予め任意に遅延時間をプログラムすることができるプログラマブル遅延回路８，９を設けたことによって、機能ブロック３，４に供給される内部電源電圧Ｖ１，Ｖ２の差が大きい場合でも、機能ブロック３，４間のクロックスキューを低減することができる。 - 特許庁 - To reduce labor for the preparation of a program for network management with respect to a controller provided with plural programmable logic controllers(PLCs) to be connected to devices such as equipment to be controlled and sensors, plural display devices corresponding to respective PLCs and a host computer for controlling these devices.
制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁 - In a programmable area 5, a logic circuit 6 corresponding to contents of first write, a version information circuit 7 and an I/O cell 8 for extracting version data are written by the first write and when writing of the logic circuit is performed after the second write, the version information circuit 7 performs corresponding updating.
プログラマブルエリア５において、最初の書き込みで、その書き込みの内容に対応した論理回路６、バージョン情報回路７及びバージョンデータを取り出すＩ／Ｏセル８が書き込まれ、２回目以降の論理回路の書き込みで、バージョン情報回路７が対応して更新させる構成とした。 - 特許庁 - The integrated circuit device consisting of function blocks 11-14 and a glue logic operating the function blocks 11-14 in parallel coordination, is provided with a field programmable gate array FPGA 15 that interconnects the function blocks 11-14 and part or all of the glue logic.
複数の機能ブロック１１〜１４と、機能ブロック１１〜１４を並列に協調して動作させるグルー・ロジック（ＧＬＵＥ ＬＯＧＩＣ）とからなる集積回路装置において、機能ブロック１１〜１４間およびグルー・ロジックの一部または全部を相互接続するＦＰＧＡ１５を備える。 - 特許庁 - The face registration screen creating part 24a enables a feature extraction part 91 of a face authentication engine 9 in a programmable indicator 1 to perform processing for registering feature data on a face of a person to be authenticated, and creates a face registration screen for providing information necessary for the processing.
顔登録画面作成部２４ａは、プログラマブル表示器１における顔認証エンジン９の特徴抽出部９１に被認証者の顔の特徴データを登録する処理を実行させるとともに、その処理に必要な情報を提供するための顔登録画面を作成する。 - 特許庁 - Then sending/receiving contents of the communication protocol or the parameters between the terminals (between the computer PC and the programmable controller PLC) can match the communication protocols and the parameters between both the terminals, and the time required for communication setting processing can be reduced.
よって、端末間（コンピュータ装置ＰＣとプログラマブルコントローラＰＬＣの間）で通信プロトコル又はパラメータの内容を送受信することにより、両端末間の通信プロトコル並びにパラメータを一致させることができ、通信設定処理に要する時間を短縮することができる。 - 特許庁 - To enable high-speed operation in less circuit resources by employing a circuit configuration and a process system suitable for the function expansion of a FPGA (field programmable gate array) in an encryption circuit processing encryption algorithm by remainder operation, and moreover, to enhance versatility of the circuit.
剰余演算を行って暗号アルゴリズムを処理する暗号処理回路において、ＦＰＧＡの機能拡張に適応した回路構成及び処理方式を採ることで、より少ない回路リソースでの高速動作を可能とし、さらに、回路の汎用性を高めることを目的とする。 - 特許庁 - A command execution part 11c executes the command or a command generated by a command generation part 11b, requires delivery of the data to the programmable indicator 2, and performs processing of writing the acquired data in the writing areas WA in an output book OB formed from the template book TB or the like, or the like.
コマンド実行部１１ｃは、そのコマンドまたはコマンド発生部１１ｂが発生したコマンドを実行して、プログラマブル表示器２にデータの配信を要求し、取得したデータをテンプレートブックＴＢなどから作成された出力ブックＯＢの書込みエリアＷＡに書込むなどの処理を行う。 - 特許庁 - A saving unit (UNITb) having electrical fuses storing information by difference of threshold voltage and being electrically programmable and an address comparing circuit is arranged in a second region (22), and a saving unit (UNITa) having laser fuses and an address comparing circuit is arranged in a first region (21).
閾値電圧の相違によって情報記憶を行う電気的にプログラム可能な電気ヒューズ及びアドレス比較回路を有する救済ユニット（ＵＮＩＴｂ）を第２領域（２２）に、レーザヒューズ及びアドレス比較回路を有する救済ユニット（ＵＮＩＴａ）を第１領域（２１）に配置する。 - 特許庁 - To provide a voltage standard apparatus, having a high resolution of output voltage by reducing the number of terminals in a programmable voltage standard element comprising Josephson junction arrays, formed by connecting many Josephson junctions in series for generating a constant voltage by the application of a bias current and microwaves.
バイアス電流とマイクロ波の印加により一定電圧を発生するジョセフソン接合の多数個を直列接続したジョセフソン接合アレーで構成されるプログラマブル電圧標準素子において端子数を減らして、出力電圧分解能の高い電圧標準装置を提供する。 - 特許庁 - Selector switches are integrated monolithically in a circuit of CMOS technology for a memory cell device being electrically programmable and having at least first and second input terminals connecting with first (HV) and second (LV) voltage generators respectively and an output terminal (OUT).
それぞれ第１（ＨＶ）および第２（ＬＶ）の電圧発生器に結合するために少なくとも第１および第２の入力端子、および出力端子（ＯＵＴ）を有する、電気的にプログラミング可能なメモリセル装置のためのＣＭＯＳ技術の回路にモノリシックに集積化されたセレクタスイッチ。 - 特許庁 - To generate an AC waveform represented by an ideal sine wave having a high amplitude of ≥1 V for solving a problem wherein an AC voltage standard based upon a programmable Josephson voltage standard has a pseudo sine waveform approximated by a staircase waveform.
プログラマブルジョセフソン電圧標準に基づく交流電圧標準は、階段状の波形により近似された擬似正弦形になってしまう問題があるので、１Ｖ以上の高い振幅を持つ理想的な正弦波に代表される交流波形を発生することを目的とする。 - 特許庁 - To provide a data transmitter capable of preventing the deterioration of processing performance by reducing the increase of the load of a programmable controller and a data transmitter as much as possible even when the quantity of a common memory is increased in a data transmitter for transferring data with the other device in a common memory system.
コモンメモリ方式により他装置とデータの授受を行うデータ伝送装置において、コモンメモリの量が増えた場合でも、プログラマブルコントローラおよびデータ伝送装置の負荷の増加をできるだけ抑制し、処理性能の悪化を防止することが可能なデータ伝送装置を提供する。 - 特許庁 - The programmable controller is constituted so that the plural programs and pieces of data for sequence control are stored inside a memory module provided independently of a CPU module, the pieces of data in the memory module are transmitted to the CPU module based on a request from the CPU module and the CPU module is made to rewrite a program.
ＣＰＵモジュールとは独立に設けたメモリモジュールの内部に、複数のシーケンス制御用プログラムやデータを保存し、該ＣＰＵモジュールからの要求に基づき該メモリモジュール内のデータを該ＣＰＵモジュールに送り該ＣＰＵモジュールにプログラム書替えを行わせる構成とする。 - 特許庁 - To provide a firm storing method capable of automatically checking the normal operation of firm written in a ROM and checking the version of the firm in the case of storing the firm in a rewritable non-volatile memory of a programmable controller.
プログラマブルコントローラの書き換え可能な不揮発性メモリにファームの格納を行う時に、ＲＯＭに書き込まれているファームが正常に動作することを自動的に確認するとともに、ファームのバージョンチェックを行うことができるファーム格納方法を提供することを課題とする。 - 特許庁 - The programmable controller in which a processor 2 for management, a processor 3 for program execution, a program memory 4, a low speed memory 7 for holding for power interruption as a first memory, a high speed memory 8 for execution as a second memory, a battery and a battery switching circuit 6 are connected with the same bus 1 is constituted.
管理用プロセッサ２と、プログラム実行用プロセッサ３とプログラムメモリ４と、第１のメモリである停電時保持用低速メモリ７と、第２のメモリである実行用高速メモリ８と、バッテリ及びバッテリ切換回路６とを同一バス１に接続したプログラマブルコントローラを構成した。 - 特許庁 - The client device 6 controls so that an initial image screen when starting the storage data display application becomes an image screen for displaying the storage data of a kind displayed on the display area of the storage data of a programmable display 64 by a display method displayed in the display area.
また、上記クライアント装置６は、蓄積データ表示用アプリケーション６４の起動時の初期画面が、プログラマブル表示器１４の蓄積データの表示領域に表示された種類の蓄積データを、当該表示領域に表示されている表示方法で表示する画面となるように制御する。 - 特許庁 - This programmable controller is provided with a detection means detecting a voltage drop level of the resistance thermometer element in application of a constant current, an identification means identifying the resistance thermometer element on the basis of the voltage drop level, and a controlling means controlling a signal amplification factor on the basis of the identification result.
定電流を流したときの測温抵抗素子の電圧降下レベルを検知する検知手段と、該電圧降下レベルに基づき該測温抵抗素子を識別する識別手段と、該識別結果に基づき信号増幅率を制御する制御手段とを備える。 - 特許庁 - To provide a programmable field-mounted device having a field- mounted device electronic device which can be configured on-line and never enters an error state resulting from reconfiguration during and after the reconfiguration, and a method for programming a field-mounted device like this.
オンラインモードでリコンフィギュレーション可能であり、リコンフィギュレーションの間に及び後にこのリコンフィギュレーションによるエラー状態に陥らないフィールドマウンテッドデバイス電子装置を有するプログラム可能なフィールドマウンテッドデバイス及びこのようなフィールドマウンテッドデバイスをプログラミングするための方法を提供することである。 - 特許庁 - In a liquid crystal display device, after panel power PVDD is supplied, the timing of the prescribed stop time TS is started by a programmable timer in synchronism with the rising timing of vertical synchronizing signals Vsync, and the output of enable signals ENB is started simultaneously with the timing completion of the stop time TS.
液晶表示装置では、パネル電源ＰＶＤＤの投入後、垂直同期信号Ｖｓｙｎｃの立上がりタイミングに同期し、プログラムブルタイマにより所定の停止時間ＴＳを計時開始し、停止時間ＴＳの計時完了と同時にイネーブル信号ＥＮＢの出力を開始する。 - 特許庁 - A plurality of specialized processing blocks in a programmable logic device, including multipliers and circuitry for adding results of those multipliers, can be configured as a larger multiplier by adding to the specialized processing blocks selectable circuitry for shifting multiplier results before adding.
乗算器と、これらの乗算器の結果を加算する加算器のための回路網とを含むＰＬＤ内の複数の特殊処理ブロックは、加算する前に乗算器の結果をシフトするための選択可能な回路網を、該特殊処理ブロックに追加することによって、より大きな乗算器として構成され得る。 - 特許庁 - An EEPROM is mounted, the array comprises a plurality of a NROM memory cell, each memory cell is connected to one word line and two word lines, each NROM cell is erasable individually and programmable individually without disturbing a cell being not yet selected.
ＥＥＰＲＯＭアレイも記載され、該アレイは、複数のＮＲＯＭメモリセルを含み、各メモリセルは、１本のワード線および２本のワード線に接続され、各ＮＲＯＭセルは、選択されていないセルをあまり外乱することなく、個々に消去可能であると共に個々にプログラム可能である。 - 特許庁 - To safely transfer data in a programmable circuit (CP) provided with at least one control unit (UC), a read-only memory(ROM1) provided with transfer data, a writable memory(RAM1) and a data bus(DBUS) connected between the read-only memory(ROM1) and the writable memory (RAM1).
少なくとも１つの制御ユニット（ＵＣ）、転送データを有する読取専用メモリ（ＲＯＭ１）、書込み可能なメモリ（ＲＡＭ１）、および読取専用メモリ（ＲＯＭ１）と書込み可能なメモリ（ＲＡＭ１）間に接続されるデータバス（ＤＢＵＳ）を備えるプログラム可能な回路（ＣＰ）において安全にデータを転送する。 - 特許庁 - The mixing and injecting device 100 for processing computer control in the mixing and injecting operation includes a rotatable arm capable of gripping a vessel 112, and the arm can be rotated at programmable speed and time intervals in order to carry out an automated motion and injecting process.
混合及び注入操作におけるコンピュータ制御処理用の混合・注入装置が、容器を把持することのできる回転可能なアームを含んでいて、そのアームは自動化された運動及び注入プロセスを実行するために、プログラム化可能な速度と時間間隔で回転可能である。 - 特許庁 - An arithmetic unit 17 has a programmable hardware logic circuit and sequentially applies a logical configuration to the b conversion logical formulas stored in the storage device 15 in each execution unit logical formula according to a plurality of execution unit logical formulas divided into an execution unit by using the hardware logic circuit.
演算装置１７は、プログラム可能なハードウェア論理回路を有しており、記憶装置１５に記憶されているｂ個の変換論理式を実行単位に分割した複数の実行単位論理式にしたがって、実行単位論理式ごとに順次、ハードウェア論理回路を用いて論理構成を行う。 - 特許庁 - The composition of the metal silicide film 11 or the metal film, or the chemical bond state thereof is changed by heat to change the electric resistance value of the resistor 7, and the programmable element is programmed based on the change of the resistance value of the resistor 7.
そして、熱によって上記金属珪化物膜１１または金属膜の組成を変化もしくは化学結合状態を変化させることにより、上記抵抗体７の電気抵抗値を変化させ、上記抵抗体の電気抵抗値の変化に基づいてプログラムされることを特徴としている。 - 特許庁 - A programmable controller which inputs and displays data by using an input-output device with an indicator and has parameters for controlling the operation of a controlled object, discriminates and displays the classification of an unset parameter and makes a corresponding display non-display each time setting is inputted.
表示器付入出力装置を使ってデータの入力と表示をし、制御対象の動作を制御するためのパラメータを有するプログラマブルコントローラにおいて、未設定パラメータの種別を判別して表示し、設定入力毎に該当する表示を非表示とする。 - 特許庁 - The receiver is further provided with at least one compensation module having an input terminal and an output terminal respectively connected between the output of the mixers and the input of the programmable-gain amplifiers for compensating for both a static DC voltage offset and a possible dynamic DC voltage offset of the analog stage.
入力端子及び出力端子を有し、前記入れ換え手段の出力と前記増幅手段の入力との間に接続され、前記アナログ段の静的DC電圧オフセット及び発生した場合の動的DC電圧オフセットの両方を補償する少なくとも１つの補償モジュールを備える。 - 特許庁 - A communication protocol through an exclusive network 5 between a PLC 3 and a programmable display (display) 2 is converted into a communication protocol through a common network 4 between the display 2 and a personal computer 1, by using the data for protocol conversion of a conversion data storing part 2f by a data processing part 2a.
ＰＬＣ３とプログラマブル表示器（表示器）２との間の専用ネットワーク５での通信プロトコルを、データ処理部２ａで変換データ記憶部２ｆのプロトコル変換用データを用いて、表示器２とパソコン１との間の共通ネットワーク４での通信プロトコルに変換する。 - 特許庁 - An AD converter 10 converts the sine wave output and cosine wave output of a resolver from analog to digital when the exciting sine wave of the resolver has a plus (or minus) maximum value and inputs the results to an FPGA(field programmable gate array) 13, which calculates a digital value according to the input data and outputs the digital value to a DA converter 11.
レゾルバの励磁用正弦波が正（または負）の最大値のときにADコンバータ１０はレゾルバの正弦波出力及び余弦波出力をAD変換してFPGA１３に入力し、FPGA１３は入力データに基づいて計算し、得られたデジタル値をDAコンバータ１１などに出力する。 - 特許庁 - Upon the receipt of a request of displaying picture data from a client unit 9, an open server section 16 of the host computer 1 makes a request to the programmable display device (display device) 2 to transfer designated picture data (e.g. picture data of user screen displayed on the display device 2 at present).
ホストコンピュータ１の公開サーバ部１６がクライアント装置９から画面データを表示する要求を受けると、公開サーバ部１６がプログラマブル表示器（表示器）２に、指定された画面データ（例えば、現在表示器２に表示されているユーザ画面の画面データ）の転送を要求する。 - 特許庁 - A PLC forms a procedure for controlling the operation of input and output equipment (ladder program) on a ladder window 32a1 by use of a ladder editor, and a programmable indicator forms a screen (user screen) for displaying the state of the input and output equipment on a plotting window by use of a plotting editor.
ＰＬＣが入出力機器の動作を制御する手順（ラダープログラム）をラダーエディタを用いてラダーウインドウ３２ａ_1 上で作成し、プログラマブル表示器が入出力機器の状態を表示するための画面（ユーザ画面）を作画エディタを用いて作画ウインドウ上で作成する。 - 特許庁 - The respective parts are seized by being divided into a plurality of functional blocks A to H, and at least one of these blocks is formed as a programmable block (for example, a block including a register capable of properly setting information on the hardware being a control object) changeable according to a state.
また、各部を複数の機能ブロック（Ａ〜Ｈ）に区分して把握し、それらのブロックの少なくとも一つを、状況に応じて変更が可能なプログラマブルなブロック（例えば、管理対象となるハードウエアの情報を、適宜、設定することができるレジスタを含むブロック）とする。 - 特許庁 - When data stored in a device memory 13a of a PLC 13 are turned to a state of showing the generation of alarm, a character string display processing part 81 displays a character string (message) associated with alarm at an alarm display on a user picture displayed on a display 2 of a programmable display unit 1.
ＰＬＣ１３のデバイスメモリ１３ａに格納されるデータがアラームの発生を示す状態に変化すると、文字列表示処理部８１は、プログラマブル表示器１のディスプレイ２に表示されるユーザ画面上のアラーム表示器にアラームに対応付けられた文字列（メッセージ）を表示する。 - 特許庁 - To reduce the load of program preparation for network management in a controller equipped with programmable logic controllers A1, B1, and C1 with which a device such as equipment to be controlled or a sensor is connected and display devices A2, B2, and C2 corresponding to them, and host computer for controlling them.
制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁 - To provide a programmable controller provided with communication functions which allows to transmit an arbitrary information at a specified timing without being affected by receiver's conditions, allows also the receiver side to receive the transmitted information at an arbitrary timing, and allows to simplify transmission setting operations as much as possible.
受信方の事情に影響を受けることなく、任意の情報を指定されたタイミングで送信でき、かつ受信方においても送信された情報を任意のタイミングで受信でき、しかも送信のための設定操作をできるだけ簡素化可能な通信機能を備えたプログラマブルコントローラを提供する。 - 特許庁 - An FPGA (Field Programmable Gate Array) control apparatus 20 has a configuration controller 22, a circuit selection part 24, a first input IF 26 which inputs configuration information on an FPGA 16 from a CPU 12, and a second input IF 28 which inputs output from the FPGA 16.
ＦＰＧＡ制御装置２０は、コンフィギュレーション制御部２２と、回路選択部２４と、ＣＰＵ１２からＦＰＧＡ１６に関する設定情報を入力する第１の入力ＩＦ２６と、ＦＰＧＡ１６からの出力を入力する第２の入力ＩＦ２８とを有する。 - 特許庁 - A voltage shortage of a battery is detected by a voltage detection circuit 10 and a hysteresis comparator circuit 11, and in this detection, a voltage shortage is notified by providing a programmable logic device 12 restraining operation signals of an opening section 7 and forcefully operating a relay circuit 13 of a mechanical brake.
電圧検出回路１０及びヒステリシスコンパレータ回路１１によりバッテリの電圧不足を検出し、この検出では操作部７による操作信号を抑止し、かつ機械ブレーキのリレー回路１３を強制動作させるプログラマブル・ロジック・デバイス１２を設けることでバッテリ電圧不足を知らせる。 - 特許庁 - The first access control unit 31 is programmable only by an associated processing device, and the programming of the second access control unit 32 is readable by an additional processing device which is to be used in a system with multiple processing devices and is not the aforementioned associated processing device.
第１のアクセスコントロールユニット３１は関連の処理素子によってのみプログラム可能であり、第２のアクセスコントロールユニット３２のプログラミングは、複数の処理素子を有するシステム使用されるが、前記関連の処理素子ではない付加的な処理素子によって読み出し可能である。 - 特許庁 - A sequence program 2 generated by a control operation generating function program 1 is actuated by a virtual programmable controller function program 3 and operated with operation switch input obtained from a virtual console panel function program 4 and sensor switch input obtained from a virtual machine function program 5.
制御動作作成機能プログラム１によって作成されたシーケンスプログラム２を仮想プログラマブルコントローラ機能プログラム３で稼動させ、仮想操作盤機能プログラム４から得られる操作スイッチ入力と仮想マシン機能プログラム５から得られるセンサスイッチ入力によって動作させる。 - 特許庁 - In order to execute a sequence processing in a programmable controller 10 mounting a general purpose microprocessor 11 constructed by a speeding-up mount technology, the control program development supporting device 20 generates an execution code directly executable in the general purpose microprocessor 11.
高速化実装技術により構築された汎用マイクロプロセッサ１１を搭載したプログラマブルコントローラ１０においてシーケンス処理を実行させるために、制御プログラム開発支援装置２０がその汎用マイクロプロセッサ１１において直接実行可能な実行コードを生成する。 - 特許庁 - Each of the plurality of fuse blocks BLK1, BLK2, to BLKn includes sub fuse sets SFS1, SFS2, to SFSn composed of a plurality of electrically programmable fuse elements and program control circuits PCNT1, PCNT2, to PCNTn for controlling the programming of the plurality of fuse elements.
複数のフューズブロックＢＬＫ１，ＢＬＫ２，・・・ＢＬＫｎの各々は、電気的にプログラム可能な複数のフューズ素子から構成されるサブフューズセットＳＦＳ１，ＳＦＳ２，・・・ＳＦＳｎと、複数のフューズ素子に対するプログラムを制御するプログラム制御回路ＰＣＮＴ１，ＰＣＮＴ２，・・・ＰＣＮＴｎとを有する。 - 特許庁 - The programmable delay line (DL-MTX) 140 generates a delay signal DMPR resulting from delaying the clock frequency division signal MPR on the basis of the delay setting stage number DREFH and generates a delay signal ZMRP resulting from delaying the clock frequency division signal MPR0 stage.
プログラマブル・ディレイライン（ＤＬ＿ＭＴＸ）１４０では、ディレイ設定段数ＤＲＥＦＨに基づいてクロック分周信号ＭＰＲを遅延した遅延信号ＤＭＰＲを生成するとともに、クロック分周信号ＭＰＲ０段の遅延を行なった遅延信号ＺＭＰＲを生成する。 - 特許庁 - To reduce the load of program preparation for network management in a controller equipped with programmable logic controllers A1, B1, and C1 with which a device such as an equipment to be controlled or a sensor is connected, display devices A2, B2, and C2 corresponding to them, and host computer for controlling them.
制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁 - To provide a data aggregating type PLC (programmable logic controller), which is mounted on control equipment, aggregates/integrally manages control data held by a plurality of connected PLCs, sensors and devices, and simply controls the plurality of PLCs, sensors and devices at the same time of day.
制御機器に搭載されるＰＬＣにおいて、接続される複数のＰＬＣやセンサや装置が持つ制御データを集約・一元管理すると共に、これら複数のＰＬＣ、複数のセンサおよび装置を同時刻に簡便に制御するデータ集約型ＰＬＣを提供すること。 - 特許庁 - The report device 5 reads a data in a referred area of the programmable controller 2 and compares it with a criterion according to a set data that is preliminarily set by a terminal device 7 in a supervisory center and reports to the terminal device 7 in a supervisory center in case of an abnormality.
通報装置５は、予め監視センタの端末装置７によって設定された設定データに従って、プログラマブルコントローラ２の参照すべきエリアのデータを読み出して判定基準と比較し、異常であるときには、監視センタの端末装置７に対して通報を行うようにしている。 - 特許庁 - The image capture device includes an image sensor 20 for receiving incident light; a microprocessor 50 for assisting the image sensor 20 in image capture; and a non-volatile, programmable memory 40 for storing predetermined variables that are loaded into the image sensor 20 upon activation.
入射光を受光するための画像センサ２０と、画像捕捉において前記画像センサ２０を補助するためのマイクロプロセッサ５０と、起動時に前記画像センサ２０にロードされる所定の変数を保存するための不揮発性であって書き込み可能なメモリ４０とを備える。 - 特許庁 - The dry-type load resistor is featured in such a way that switching circuits 31 which are constituted by using semiconductor elements and electrification-load resistor circuits 12 are connected in series, that the continuity of the switching circuits 31 is controlled by a controller 32 and that a control instruction is given from a programmable controller 30 to the controller 32.
半導体素子を用いて構成したスイッチング回路３１を通電負荷の抵抗体回路１２と直列に接続してスイッチング回路３１の導通をコントローラ３２で制御するとともに、コントローラへプログラマブルロジックコントローラ３０から制御の指示を与えることを特徴とする。 - 特許庁 - In the imaging apparatus 1A, a control part 22 estimates the illuminance of an image pickup environment from the average level of an image signal obtained by a digital signal processing circuit 15 and an amplification gain setting value of a programmable gain amplification circuit 13 corresponding to an NTSC system television and switches an image pickup mode.
撮像装置１Ａは、ＮＴＳＣ方式テレビジョンに対応し、デジタル信号処理回路１５で得られる画像信号の平均レベルとプログラマブル利得増幅回路１３の増幅利得設定値とから、制御部２２が撮像環境の照度を推定して撮像モードを切り替える。 - 特許庁 - A plural section divided frequency synthesizer comprises a frequency generator, a voltage controlled oscillator, a programmable variable N divider, a phase compensator, an integrating and filter circuit, a time window generator, a weighting current source, a phase accumulator and a charge pump circuit having a plurality of transistors.
本発明に係る複数部分分割周波数シンセサイザは、周波数発生器、電圧制御発振器、プログラム可能な可変Ｎ分割器、位相補償器、積分およびフィルタ回路、時間ウインドウ発生器、重み付け電流源、位相累積器、複数のトランジスタを有するチャージポンプ回路を具備する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
