「programmable」を含む例文一覧(3485)
＜前へ 1 2 .... 60 61 62 63 64 65 66 67 68 69 70 次へ＞- The image capture device includes an image sensor 20 for receiving incident light; a microprocessor 50 for assisting the image sensor 20 in image capture; and a non-volatile, programmable memory 40 for storing predetermined variables that are loaded into the image sensor 20 upon activation.
入射光を受光するための画像センサ２０と、画像捕捉において前記画像センサ２０を補助するためのマイクロプロセッサ５０と、起動時に前記画像センサ２０にロードされる所定の変数を保存するための不揮発性であって書き込み可能なメモリ４０とを備える。 - 特許庁 - The dry-type load resistor is featured in such a way that switching circuits 31 which are constituted by using semiconductor elements and electrification-load resistor circuits 12 are connected in series, that the continuity of the switching circuits 31 is controlled by a controller 32 and that a control instruction is given from a programmable controller 30 to the controller 32.
半導体素子を用いて構成したスイッチング回路３１を通電負荷の抵抗体回路１２と直列に接続してスイッチング回路３１の導通をコントローラ３２で制御するとともに、コントローラへプログラマブルロジックコントローラ３０から制御の指示を与えることを特徴とする。 - 特許庁 - In the imaging apparatus 1A, a control part 22 estimates the illuminance of an image pickup environment from the average level of an image signal obtained by a digital signal processing circuit 15 and an amplification gain setting value of a programmable gain amplification circuit 13 corresponding to an NTSC system television and switches an image pickup mode.
撮像装置１Ａは、ＮＴＳＣ方式テレビジョンに対応し、デジタル信号処理回路１５で得られる画像信号の平均レベルとプログラマブル利得増幅回路１３の増幅利得設定値とから、制御部２２が撮像環境の照度を推定して撮像モードを切り替える。 - 特許庁 - A plural section divided frequency synthesizer comprises a frequency generator, a voltage controlled oscillator, a programmable variable N divider, a phase compensator, an integrating and filter circuit, a time window generator, a weighting current source, a phase accumulator and a charge pump circuit having a plurality of transistors.
本発明に係る複数部分分割周波数シンセサイザは、周波数発生器、電圧制御発振器、プログラム可能な可変Ｎ分割器、位相補償器、積分およびフィルタ回路、時間ウインドウ発生器、重み付け電流源、位相累積器、複数のトランジスタを有するチャージポンプ回路を具備する。 - 特許庁 - To solve the problem that costs are increased due to increase of the number of controllers (field control stations) though the controllers are distributively arranged and subsystem communication modules are arranged to direct connection nodes of the controllers in order to realize subsystem communication with PLCs (programmable logic controllers) dotted in a wide range.
広範囲に点在するＰＬＣとのサブシステム通信を実現するために、コントローラ（フィールドコントロールステーション）を分散配置して、これらのコントローラの直結ノードにサブシステム通信モジュールを配置していたが、コントローラの台数が増加することによってコスト高になってしまうという課題を解決する。 - 特許庁 - To make it possible to eliminate not only unexpected noise but also cyclic noise, and to effectively prevent backlight 24 from flickering erroneously by relatively simple configuration, in a separation type programmable display device 14 of which the display part 16 and the device body 18 are separated from each other.
表示部１６と装置本体１８とが分離したセパレートタイプのプログラム式表示装置１４において、突発的に発生するノイズは勿論、周期的に発生するノイズも有効に除去可能とし、バックライト２４の誤点滅を比較的簡単な構成で有効に防止する。 - 特許庁 - A programmable controller which inputs and displays data by using an input-output device with an indicator and has parameters for controlling the operation of a controlled object, discriminates and displays the classification of an unset parameter and makes a corresponding display non-display each time setting is inputted.
表示器付入出力装置を使ってデータの入力と表示をし、制御対象の動作を制御するためのパラメータを有するプログラマブルコントローラにおいて、未設定パラメータの種別を判別して表示し、設定入力毎に該当する表示を非表示とする。 - 特許庁 - In this communication program preparing device 3, a monitor part 11 acquires communication between a programmable indicator 1 and a PLC 2, an analyzing part 12 automatically analyzes the protocol of the PLC 2, a storing part 13 stores a protocol format, and a program preparing part 14 prepares the communication program P1 being a communication interface.
通信プログラム作成装置３は、モニタ部１１でプログラマブル表示器１とＰＬＣ２との間の通信を取得して、解析部１２でＰＬＣ２のプロトコルを自動解析し、記憶部１３でプロトコルフォーマットを記憶し、プログラム作成部１４で通信インタフェースである通信プログラムＰ１を作成する。 - 特許庁 - The receiver is further provided with at least one compensation module having an input terminal and an output terminal respectively connected between the output of the mixers and the input of the programmable-gain amplifiers for compensating for both a static DC voltage offset and a possible dynamic DC voltage offset of the analog stage.
入力端子及び出力端子を有し、前記入れ換え手段の出力と前記増幅手段の入力との間に接続され、前記アナログ段の静的DC電圧オフセット及び発生した場合の動的DC電圧オフセットの両方を補償する少なくとも１つの補償モジュールを備える。 - 特許庁 - This programmable controller is provided with a switch part to change a connecting state of communication wiring between a master station and a slave station and a control part to detect the erroneous wiring between both stations from a state of data to be transmitted and received between both stations and to drive the switch part so as to change the connecting state.
親局と子局との間の通信配線の接続状態を変えるスイッチ部と、両局間で送受信されるデータの状態から該両局間の誤配線を検知し上記接続状態を変えるように該スイッチ部を駆動する制御部と、を備える。 - 特許庁 - The information processing system is provided with a PLC (programmable logic controller) 42 for controlling an equipment facility 41, a computer 31, a video output converter 151 for converting the display video signal of the computer 31 into a format suitable for long distance transmission, and for transmitting it to a video signal line, and an explosion-proof operation display device 100.
情報処理システムは、設備機器４１を制御するＰＬＣ４２と、コンピュータ３１と、コンピュータ３１のディスプレイ映像信号を長距離伝送に適した形式に変換し映像信号線上に送信する映像出力変換器１５１と、防爆型操作表示装置１００とを有する。 - 特許庁 - The processor assembly 704 includes a misregistration determination module 706 including a series of programmable instructions which can be performed by at least one processor for characterizing the misregistration of a first color separation relative to a second color separation based on the received spectral reflectance value.
このプロセッサアセンブリ７０４は、受け取った分光反射率値に基づいて、第２の分解色に対する第１の分解色の位置合わせ不良を特性化するための、少なくとも１つのプロセッサで実行可能な一連のプログラマブル命令を含む位置合わせ不良決定モジュール７０６を含む。 - 特許庁 - To provide the programmable logic controller which can speedily judge whether or not a read process may be performed without requiring memory capacity for storing the whole program on a peripheral tool side when the user program is read out of the peripheral tool, and its control method.
周辺ツールからユーザプログラムを読み出すに際して、周辺ツール側にプログラム全体を格納することができるメモリ容量を要求することなく、かつ読み取り処理を実行していいか否かの判断を迅速に行なうことができるプログラマブルロジックコントローラおよびその制御方法を提供する。 - 特許庁 - In executing the image processing function, circuit information on the intermediate image process and the buffer information are set to a programmable integrated circuit 2 in the order registered to the list of orders of execution, to repeatedly execute the intermediate image process until the execution order list becomes empty.
画像処理機能の実行時には、実行順序リストに登録されている順に中間画像処理の回路情報及びバッファ情報をプログラマブル集積回路２に設定して中間画像処理を実行させることを、実行順序リストが空になるまで繰り返す。 - 特許庁 - To provide a programmable controller that uses only one MPU for communication and control processing, and dynamically changes time division ratio between the communication processing and control processing by calculating processing time in communication by a table prepared in advance, to efficiently utilize the throughput of the MPU.
通信処理と制御処理を１つのＭＰＵで実行するプラグラマブルコントローラにおいて、通信における処理時間を予め設けたテーブルより算出することにより、動的に通信処理と制御処理を時分割する割合を変更し、ＭＰＵの処理能力を効率良く使用する。 - 特許庁 - Selector switches are integrated monolithically in a circuit of CMOS technology for a memory cell device being electrically programmable and having at least first and second input terminals connecting with first (HV) and second (LV) voltage generators respectively and an output terminal (OUT).
それぞれ第１（ＨＶ）および第２（ＬＶ）の電圧発生器に結合するために少なくとも第１および第２の入力端子、および出力端子（ＯＵＴ）を有する、電気的にプログラミング可能なメモリセル装置のためのＣＭＯＳ技術の回路にモノリシックに集積化されたセレクタスイッチ。 - 特許庁 - To provide a voltage standard apparatus, having a high resolution of output voltage by reducing the number of terminals in a programmable voltage standard element comprising Josephson junction arrays, formed by connecting many Josephson junctions in series for generating a constant voltage by the application of a bias current and microwaves.
バイアス電流とマイクロ波の印加により一定電圧を発生するジョセフソン接合の多数個を直列接続したジョセフソン接合アレーで構成されるプログラマブル電圧標準素子において端子数を減らして、出力電圧分解能の高い電圧標準装置を提供する。 - 特許庁 - To provide a programmable controller provided with communication functions which allows to transmit an arbitrary information at a specified timing without being affected by receiver's conditions, allows also the receiver side to receive the transmitted information at an arbitrary timing, and allows to simplify transmission setting operations as much as possible.
受信方の事情に影響を受けることなく、任意の情報を指定されたタイミングで送信でき、かつ受信方においても送信された情報を任意のタイミングで受信でき、しかも送信のための設定操作をできるだけ簡素化可能な通信機能を備えたプログラマブルコントローラを提供する。 - 特許庁 - The first access control unit 31 is programmable only by an associated processing device, and the programming of the second access control unit 32 is readable by an additional processing device which is to be used in a system with multiple processing devices and is not the aforementioned associated processing device.
第１のアクセスコントロールユニット３１は関連の処理素子によってのみプログラム可能であり、第２のアクセスコントロールユニット３２のプログラミングは、複数の処理素子を有するシステム使用されるが、前記関連の処理素子ではない付加的な処理素子によって読み出し可能である。 - 特許庁 - A sequence program 2 generated by a control operation generating function program 1 is actuated by a virtual programmable controller function program 3 and operated with operation switch input obtained from a virtual console panel function program 4 and sensor switch input obtained from a virtual machine function program 5.
制御動作作成機能プログラム１によって作成されたシーケンスプログラム２を仮想プログラマブルコントローラ機能プログラム３で稼動させ、仮想操作盤機能プログラム４から得られる操作スイッチ入力と仮想マシン機能プログラム５から得られるセンサスイッチ入力によって動作させる。 - 特許庁 - The programmable delay line (DL-MTX) 140 generates a delay signal DMPR resulting from delaying the clock frequency division signal MPR on the basis of the delay setting stage number DREFH and generates a delay signal ZMRP resulting from delaying the clock frequency division signal MPR0 stage.
プログラマブル・ディレイライン（ＤＬ＿ＭＴＸ）１４０では、ディレイ設定段数ＤＲＥＦＨに基づいてクロック分周信号ＭＰＲを遅延した遅延信号ＤＭＰＲを生成するとともに、クロック分周信号ＭＰＲ０段の遅延を行なった遅延信号ＺＭＰＲを生成する。 - 特許庁 - In order to execute a sequence processing in a programmable controller 10 mounting a general purpose microprocessor 11 constructed by a speeding-up mount technology, the control program development supporting device 20 generates an execution code directly executable in the general purpose microprocessor 11.
高速化実装技術により構築された汎用マイクロプロセッサ１１を搭載したプログラマブルコントローラ１０においてシーケンス処理を実行させるために、制御プログラム開発支援装置２０がその汎用マイクロプロセッサ１１において直接実行可能な実行コードを生成する。 - 特許庁 - Each of the plurality of fuse blocks BLK1, BLK2, to BLKn includes sub fuse sets SFS1, SFS2, to SFSn composed of a plurality of electrically programmable fuse elements and program control circuits PCNT1, PCNT2, to PCNTn for controlling the programming of the plurality of fuse elements.
複数のフューズブロックＢＬＫ１，ＢＬＫ２，・・・ＢＬＫｎの各々は、電気的にプログラム可能な複数のフューズ素子から構成されるサブフューズセットＳＦＳ１，ＳＦＳ２，・・・ＳＦＳｎと、複数のフューズ素子に対するプログラムを制御するプログラム制御回路ＰＣＮＴ１，ＰＣＮＴ２，・・・ＰＣＮＴｎとを有する。 - 特許庁 - An AD converter 10 converts the sine wave output and cosine wave output of a resolver from analog to digital when the exciting sine wave of the resolver has a plus (or minus) maximum value and inputs the results to an FPGA(field programmable gate array) 13, which calculates a digital value according to the input data and outputs the digital value to a DA converter 11.
レゾルバの励磁用正弦波が正（または負）の最大値のときにADコンバータ１０はレゾルバの正弦波出力及び余弦波出力をAD変換してFPGA１３に入力し、FPGA１３は入力データに基づいて計算し、得られたデジタル値をDAコンバータ１１などに出力する。 - 特許庁 - Upon the receipt of a request of displaying picture data from a client unit 9, an open server section 16 of the host computer 1 makes a request to the programmable display device (display device) 2 to transfer designated picture data (e.g. picture data of user screen displayed on the display device 2 at present).
ホストコンピュータ１の公開サーバ部１６がクライアント装置９から画面データを表示する要求を受けると、公開サーバ部１６がプログラマブル表示器（表示器）２に、指定された画面データ（例えば、現在表示器２に表示されているユーザ画面の画面データ）の転送を要求する。 - 特許庁 - To reduce the load of program preparation for network management in a controller equipped with programmable logic controllers A1, B1, and C1 with which a device such as an equipment to be controlled or a sensor is connected, display devices A2, B2, and C2 corresponding to them, and host computer for controlling them.
制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁 - To provide a data aggregating type PLC (programmable logic controller), which is mounted on control equipment, aggregates/integrally manages control data held by a plurality of connected PLCs, sensors and devices, and simply controls the plurality of PLCs, sensors and devices at the same time of day.
制御機器に搭載されるＰＬＣにおいて、接続される複数のＰＬＣやセンサや装置が持つ制御データを集約・一元管理すると共に、これら複数のＰＬＣ、複数のセンサおよび装置を同時刻に簡便に制御するデータ集約型ＰＬＣを提供すること。 - 特許庁 - The report device 5 reads a data in a referred area of the programmable controller 2 and compares it with a criterion according to a set data that is preliminarily set by a terminal device 7 in a supervisory center and reports to the terminal device 7 in a supervisory center in case of an abnormality.
通報装置５は、予め監視センタの端末装置７によって設定された設定データに従って、プログラマブルコントローラ２の参照すべきエリアのデータを読み出して判定基準と比較し、異常であるときには、監視センタの端末装置７に対して通報を行うようにしている。 - 特許庁 - A communication protocol through an exclusive network 5 between a PLC 3 and a programmable display (display) 2 is converted into a communication protocol through a common network 4 between the display 2 and a personal computer 1, by using the data for protocol conversion of a conversion data storing part 2f by a data processing part 2a.
ＰＬＣ３とプログラマブル表示器（表示器）２との間の専用ネットワーク５での通信プロトコルを、データ処理部２ａで変換データ記憶部２ｆのプロトコル変換用データを用いて、表示器２とパソコン１との間の共通ネットワーク４での通信プロトコルに変換する。 - 特許庁 - A PLC forms a procedure for controlling the operation of input and output equipment (ladder program) on a ladder window 32a1 by use of a ladder editor, and a programmable indicator forms a screen (user screen) for displaying the state of the input and output equipment on a plotting window by use of a plotting editor.
ＰＬＣが入出力機器の動作を制御する手順（ラダープログラム）をラダーエディタを用いてラダーウインドウ３２ａ_1 上で作成し、プログラマブル表示器が入出力機器の状態を表示するための画面（ユーザ画面）を作画エディタを用いて作画ウインドウ上で作成する。 - 特許庁 - The respective parts are seized by being divided into a plurality of functional blocks A to H, and at least one of these blocks is formed as a programmable block (for example, a block including a register capable of properly setting information on the hardware being a control object) changeable according to a state.
また、各部を複数の機能ブロック（Ａ〜Ｈ）に区分して把握し、それらのブロックの少なくとも一つを、状況に応じて変更が可能なプログラマブルなブロック（例えば、管理対象となるハードウエアの情報を、適宜、設定することができるレジスタを含むブロック）とする。 - 特許庁 - When data stored in a device memory 13a of a PLC 13 are turned to a state of showing the generation of alarm, a character string display processing part 81 displays a character string (message) associated with alarm at an alarm display on a user picture displayed on a display 2 of a programmable display unit 1.
ＰＬＣ１３のデバイスメモリ１３ａに格納されるデータがアラームの発生を示す状態に変化すると、文字列表示処理部８１は、プログラマブル表示器１のディスプレイ２に表示されるユーザ画面上のアラーム表示器にアラームに対応付けられた文字列（メッセージ）を表示する。 - 特許庁 - To reduce the load of program preparation for network management in a controller equipped with programmable logic controllers A1, B1, and C1 with which a device such as equipment to be controlled or a sensor is connected and display devices A2, B2, and C2 corresponding to them, and host computer for controlling them.
制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁 - A published server device 4 transmits to a client device an XML file being a text file which is prepared and structured on the basis of image data for specifying an operation, at the time when the programmable display device 14 acquires and displays the state of the device, and an applet operated by referring to the XML file.
公開サーバ装置４は、プログラマブル表示器１４がデバイスの状態を取得して表示する際の動作を特定する画面データに基づいて作成され、構造化されたテキストファイルであるＸＭＬファイルと、それを参照して動作するアプレットとを、クライアント装置５に送信する。 - 特許庁 - A PLC 3 is connected to a program editing device E such as a host computer 7 for control and a terminal device 12 via a programmable display 5, when the display 5 receives the control programs, a protocol conversion section 27 executes a protocol conversion as necessary to transmit the programs to the PLC 3.
ＰＬＣ３は、プログラマブル表示器５を介して、制御用ホストコンピュータ７や端末装置１２などのプログラムエディタ装置Ｅに接続されており、プログラマブル表示器５は、制御プログラムを受け取ると、必要に応じてプロトコル変換部２７がプロトコル変換した後、ＰＬＣ３へ送信する。 - 特許庁 - An address updating part 41 of the programmable display unit 40 acquires the variable name cooperation information stored in the storing part 31 at an optional time and changes the address of each variable in screen data downloaded previously and stored in the storing part 42 on the basis of the variable name cooperation information.
プログラマブル表示器４０のアドレス更新部４１は、任意のときに、記憶部３１に記憶されている変数名連携情報を取得して、これに基づいて、以前にダウンロードされて記憶部４２に記憶されていた画面データにおける各変数のアドレスを変更する。 - 特許庁 - The low-voltage detection reset circuit includes a power-on reset circuit 30 activated in a power-on state and outputting a reset pulse, and a programmable low-voltage detection circuit 10 is activated by using the reset pulse to set a detection level of a detection level setting circuit 13 to a default value.
低電圧検知リセット回路は、パワーオン時のみ動作して、リセットパルスを出力するパワーオンリセット回路３０を備え、このリセットパルスを用いて検知レベル設定回路１３の検知レベルをデフォルト値に設定して、プログラマブル低電圧検知回路１０を活性化させるようにした。 - 特許庁 - The display part 12 is constituted of an input and output state display part 121 for displaying an input and output state, an operation mode display part 122 for displaying an operation mode, and a value display part 123 for numerically displaying such values as the timer value, count value, and data value from the programmable controller.
表示部１２は、入出力状態の表示を行う入出力状態表示部１２１と、動作モードの表示を行う動作モード表示部１２２と、本プログラマブルコントローラによるタイマ値、カウント値、データ値などの数字表示を行う値表示部１２３とにより構成される。 - 特許庁 - At the time of depressing a 'setting' button 64, whether or not the overlapped allocation of the same input/output point number to different input/output points has been executed is checked, and the input/output point number allocation information is written in the programmable controller under a condition that any overlapped allocation is not detected.
「設定」ボタン６４を押すと、異なる入出力点に対して同一の入出力点番号が重複して割り付けられていないかどうかが調べられ、割付に重複がないことを条件に、入出力点番号割付情報がプログラマブルコントローラに書き込まれる。 - 特許庁 - The face registration screen creating part 24a enables a feature extraction part 91 of a face authentication engine 9 in a programmable indicator 1 to perform processing for registering feature data on a face of a person to be authenticated, and creates a face registration screen for providing information necessary for the processing.
顔登録画面作成部２４ａは、プログラマブル表示器１における顔認証エンジン９の特徴抽出部９１に被認証者の顔の特徴データを登録する処理を実行させるとともに、その処理に必要な情報を提供するための顔登録画面を作成する。 - 特許庁 - Then sending/receiving contents of the communication protocol or the parameters between the terminals (between the computer PC and the programmable controller PLC) can match the communication protocols and the parameters between both the terminals, and the time required for communication setting processing can be reduced.
よって、端末間（コンピュータ装置ＰＣとプログラマブルコントローラＰＬＣの間）で通信プロトコル又はパラメータの内容を送受信することにより、両端末間の通信プロトコル並びにパラメータを一致させることができ、通信設定処理に要する時間を短縮することができる。 - 特許庁 - To enable high-speed operation in less circuit resources by employing a circuit configuration and a process system suitable for the function expansion of a FPGA (field programmable gate array) in an encryption circuit processing encryption algorithm by remainder operation, and moreover, to enhance versatility of the circuit.
剰余演算を行って暗号アルゴリズムを処理する暗号処理回路において、ＦＰＧＡの機能拡張に適応した回路構成及び処理方式を採ることで、より少ない回路リソースでの高速動作を可能とし、さらに、回路の汎用性を高めることを目的とする。 - 特許庁 - An address content display processing part 21a in the programmable display copies and pastes an address or a comment assigned thereto from an address map data file AMDF preliminarily formed by spread sheet software or the like to an address map display part of an address map display screen by operation such as drag and drop.
プログラマブル表示器におけるアドレス内容表示処理部２１ａは、予め表計算ソフトウエアなどで作成されているアドレスマップデータファイルＡＭＤＦからアドレスまたはそれに付与されているコメントをドラッグ＆ドロップなどの操作でアドレスマップ表示画面のアドレスマップ表示部にコピー＆ペーストする。 - 特許庁 - Thus, the clock skew between function blocks 3 and 4 is reduced even if a difference between internal source voltages V1 and V2 supplied to the function blocks 3 and 4 is large, by providing programmable delay circuits 8 and 9 which can program the delay time arbitrarily in advance.
このように、予め任意に遅延時間をプログラムすることができるプログラマブル遅延回路８，９を設けたことによって、機能ブロック３，４に供給される内部電源電圧Ｖ１，Ｖ２の差が大きい場合でも、機能ブロック３，４間のクロックスキューを低減することができる。 - 特許庁 - To reduce labor for the preparation of a program for network management with respect to a controller provided with plural programmable logic controllers(PLCs) to be connected to devices such as equipment to be controlled and sensors, plural display devices corresponding to respective PLCs and a host computer for controlling these devices.
制御対象機器１２やセンサ１３などのデバイスが接続されるプログラマブル・ロジック・コントローラＡ１，Ｂ１，Ｃ１と、それに対応する表示装置Ａ２，Ｂ２，Ｃ２と、それらを制御するホストコンピュータ１１とを備える制御装置において、ネットワーク管理のためのプログラム作成の負担を軽減する。 - 特許庁 - A command execution part 11c executes the command or a command generated by a command generation part 11b, requires delivery of the data to the programmable indicator 2, and performs processing of writing the acquired data in the writing areas WA in an output book OB formed from the template book TB or the like, or the like.
コマンド実行部１１ｃは、そのコマンドまたはコマンド発生部１１ｂが発生したコマンドを実行して、プログラマブル表示器２にデータの配信を要求し、取得したデータをテンプレートブックＴＢなどから作成された出力ブックＯＢの書込みエリアＷＡに書込むなどの処理を行う。 - 特許庁 - A saving unit (UNITb) having electrical fuses storing information by difference of threshold voltage and being electrically programmable and an address comparing circuit is arranged in a second region (22), and a saving unit (UNITa) having laser fuses and an address comparing circuit is arranged in a first region (21).
閾値電圧の相違によって情報記憶を行う電気的にプログラム可能な電気ヒューズ及びアドレス比較回路を有する救済ユニット（ＵＮＩＴｂ）を第２領域（２２）に、レーザヒューズ及びアドレス比較回路を有する救済ユニット（ＵＮＩＴａ）を第１領域（２１）に配置する。 - 特許庁 - To provide a data transmitter capable of preventing the deterioration of processing performance by reducing the increase of the load of a programmable controller and a data transmitter as much as possible even when the quantity of a common memory is increased in a data transmitter for transferring data with the other device in a common memory system.
コモンメモリ方式により他装置とデータの授受を行うデータ伝送装置において、コモンメモリの量が増えた場合でも、プログラマブルコントローラおよびデータ伝送装置の負荷の増加をできるだけ抑制し、処理性能の悪化を防止することが可能なデータ伝送装置を提供する。 - 特許庁 - To provide a firm storing method capable of automatically checking the normal operation of firm written in a ROM and checking the version of the firm in the case of storing the firm in a rewritable non-volatile memory of a programmable controller.
プログラマブルコントローラの書き換え可能な不揮発性メモリにファームの格納を行う時に、ＲＯＭに書き込まれているファームが正常に動作することを自動的に確認するとともに、ファームのバージョンチェックを行うことができるファーム格納方法を提供することを課題とする。 - 特許庁 - An FPGA (Field Programmable Gate Array) control apparatus 20 has a configuration controller 22, a circuit selection part 24, a first input IF 26 which inputs configuration information on an FPGA 16 from a CPU 12, and a second input IF 28 which inputs output from the FPGA 16.
ＦＰＧＡ制御装置２０は、コンフィギュレーション制御部２２と、回路選択部２４と、ＣＰＵ１２からＦＰＧＡ１６に関する設定情報を入力する第１の入力ＩＦ２６と、ＦＰＧＡ１６からの出力を入力する第２の入力ＩＦ２８とを有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
