「programmable」を含む例文一覧(3485)
＜前へ 1 2 .... 60 61 62 63 64 65 66 67 68 69 70 次へ＞- This semiconductor integrated circuit includes: a plurality of functional blocks 10; the plurality of configuration information memories 11 in which a plurality of configuration information are stored; and the plurality of programmable switches 12, 13 configured to control connection between the functional blocks 10 by a switching operation according to configuration information to be input in itself.
本発明による半導体集積回路は、複数の機能ブロック１０と、複数の構成情報が格納された複数の構成情報メモリ１１と、自身に入力される構成情報に応じたスイッチング動作によって、機能ブロック１０間の接続を制御する複数のプログラマブルスイッチ１２、１３とを具備する。 - 特許庁 - The driving circuit for the lower TRs 145 and 185 has a programmable circuit, which is constituted by capacitively coupling the output terminal of the driving circuit with a pull-up voltage so as to maximize the quantity of the current forcibly made to flow through the induction head for optimum data transfer.
下側トランジスタの駆動回路はプログラム可能な回路を有しており、それは駆動回路の出力端をプルアップ電圧へ容量的に結合させ、それにより誘導ヘッドを介して強制的に流される電流の量を最適なデータ転送のために最大なものとすることを可能とするように構成されている。 - 特許庁 - An electrically re-programmable fuse (eFUSE) device for integrated circuit devices includes an elongated heater element, an electrically insulating liner surrounding an outer surface of the elongated heater element along a longitudinal axis thereof, leaving both ends of the elongated heater element in electrical contact with first and second heater electrodes.
集積回路デバイス用の電気的再プログラム可能ヒューズ（ｅＦＵＳＥ）デバイスは、細長いヒータ要素と、細長いヒータ要素の両端部が第１および第２のヒータ電極と電気的に接触した状態のままで、細長いヒータ要素の外面を細長いヒータ要素の縦軸に沿って取り囲む電気絶縁ライナーを備える。 - 特許庁 - To provide a writing method for a nonvolatile memory device, in which a sensing margin of data is improved during reading operation by allowing an antifuse of a OTP (One Time Programmable) unit cell to be subjected to normal dielectric breakdown during writing operation, thereby malfunction is prevented to improve the reading operation reliability of the OTP unit cell.
書き込み動作時ＯＴＰ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ）単位セルのアンチヒューズを正常に絶縁破壊させて読み出し動作時にデータのセンシングマージンを改善させることで、誤動作を防止し、ＯＴＰ単位セルの読み出し動作の信頼性を改善させることができる不揮発性メモリ装置の書き込み方法を提供する。 - 特許庁 - When photosensitive material roll 12 is extracted from the work station, programmable controllers PLC1 to PLC6 store work data of the photosensitive material roll 12 in an extracted product data memory, and an extracted product label issuing part 68 issues an extracted product label 80 in which work specification data to specify the photosensitive material roll 12 is recorded.
作業ステーションから感光材料ロール１２を抜き取る際、プログラマブルコントローラＰＬＣ１〜ＰＬＣ６は、感光材料ロール１２の作業データを抜取品データメモリに保存し、また、抜取品ラベル発行部６８は、感光材料ロール１２を特定するワーク特定データを記録した抜取品ラベル８０を発行する。 - 特許庁 - A programmable controller PLC 41 measures a vibration frequency of each mechanism based on output signals of displacement sensors 13, 23 provided in mechanisms 11, 21 respectively, and sends a rotation speed indication signal of a motor 22 to an inverter 26 so that vibration frequencies of both mechanisms are equalized.
機械装置１１及び２１にそれぞれ設けられた変位センサ１３及び２３の出力信号に基づいてプログラマブルコントローラ（ＰＬＣ）４１が各機械装置の振動周波数を測定し、両機械装置の振動周波数が等しくなるようにインバータ２６へモータ２２の回転速度指示信号を送る。 - 特許庁 - The integrated circuit includes a memory device DM of an irreversibly electrically programmable type provided with at least a memory cell CEL having a dielectric zone C disposed between a first electrode EC1 and a second electrode EC2 electrically coupled to an access circuit including at least one access transistor TR.
第１の電極ＥＣ１と、少なくとも１つのアクセス・トランジスタＴＲを含むアクセス回路に電気的に結合された第２の電極ＥＣ２との間に配置された誘電体領域Ｃを備える少なくとも１つのメモリ・セルＣＥＬを有する、不可逆的に電気的にプログラマブルなタイプのメモリ素子ＤＭを備える。 - 特許庁 - When an either of setting value displays displayed on a screen is touched in S3, a programmable display searches a place not projecting out from a screen, even if a keyboard is displayed in the circumference of the setting value display to be inputted in S4, and pops up and displays the keyboard in a discovered place in S6.
プログラマブル表示器は、Ｓ３において、画面上に表示した設定値表示器のいずれかがタッチされると、Ｓ４において、入力対象となる設定値表示器の周囲で、しかも、キーボードを表示しても画面からはみ出ない場所を探索し、Ｓ６において、発見した場所へ、キーボードをポップアップ表示する。 - 特許庁 - A DEMUX section 108 demultiplexes a 1st TS(transport stream) packet H into a 2nd PSI(programmable specific information) packet and a 2nd TS packet J, a 2nd PSI generating section 110 interprets the contents of the 2nd demultiplexed PSI packet I and provides an output of a third PSI packet L that is regenerated.
第１のＴＳパケットＨは、ＤＥＭＵＸ部１０８により第２のＰＳＩパケットＩと第２のＴＳパケットＪとに分離され、分離された第２のＰＳＩパケットＩは第２のＰＳＩ生成部１１０で内容を解釈され、新たに再生成され第３のＰＳＩパケットＬとして出力される。 - 特許庁 - The system 100 architecture employs a digital AGC 130 to control a gain controlled amplifier 112 and a programmable gain amplifier 114 for gain settings, and employs an analog AGC to control high/low gain switches 126 attached to the front end low noise amplifiers 102, 104 and down converters 106, 108, 110.
システム１００のアーキテクチャは、プログラム可能利得増幅器１１４の利得設定と利得制御増幅器１１２を制御するためのデジタルＡＧＣ１３０と、フロント・エンド低雑音増幅器１０２、１０４及び下降変換器１０６、１０８、１１０に付随した高／低利得スイッチ１２６を制御するためにアナログＡＧＣを使用する。 - 特許庁 - A programmable display unit 14 of a local control system 2 obtains the operation state of some equipment 11a to be controlled at normal control time and obtains the operation state of consumed components in the local control system 2 as well as controlling other controlled systems to determine the replacement periods of the respective consumed components.
ローカル制御システム２のプログラマブル表示器１４は、通常の制御時に、ある制御対象機器１１ａの動作状況を取得し、他の制御対象を制御する場合と同様に、ローカル制御システム２内の消耗部品の動作状態を取得し、各消耗部品の交換時期を決定する。 - 特許庁 - To provide a control program development support device for PCL (programmable controller), which analyzes, even if variable programing is adopted, a relation between a control program on the development support device and a control proglam stored in a PLC in further detail and reporting the result to a user in an easy-to-understand manner.
変数プログラミングが採用される場合にあっても、当該開発支援装置上の制御プログラムとＰＬＣに格納された制御プログラムとの間における関係をより詳細に分析して、その結果をユーザに対して判りやすく通知することが可能なＰＬＣの制御プログラム開発支援装置を提供すること。 - 特許庁 - The detection means comprises sensors 13-17 which detect the position and attitude of the truck, those of the boom, those of the guide shell and those of the drifter, and a programmable controller as a computing storage means for computing and storing the drilling angle and the drilling distance at that time, on the basis of information detected by each of the sensors.
検知手段は、台車とブームとガイドシェルとドリフターの位置およびそれらの姿勢を検出するセンサ１３〜１７と、各センサによる検出情報に基づいてその時点の削孔角度および削孔距離を演算し記憶する演算記憶手段としてのプログラマブルコントローラとにより構成される。 - 特許庁 - To provide a safe PLC (Programmable Logic Controller), sequence program creation support software and a method for determining a sequence program, for allowing a user to judge whether or not the output is the output where the safety is assured in shorter period of time and more exactly by allowing the output part automatically to determine whether or not the output is the output where safety is assured.
シーケンスプログラムの出力部が、安全が保証された出力であるか否かを自動的に判定し、より短時間にかつより正確に安全が保証された出力であるか否かをユーザが判断できる、安全ＰＬＣ、シーケンスプログラム作成支援ソフトウェア及びシーケンスプログラムの判定方法を提供する。 - 特許庁 - At the time of transmitting a data string to be written in the nonvolatile semiconductor memory of a storage part 44 to each programmable display 4, when a data stream to plural transmission destinations are provided with any common part, a transmission destination control part 73 arranged in a host computer 6 for control multi-casts or broadcasts the common part to those transmission destinations.
制御用ホストコンピュータ６に設けられた送信先管理部７３は、記憶部４４の不揮発性半導体メモリへ書き込むデータ列を各プログラマブル表示器４に送信する際、複数の送信先へのデータ列に共通部分があれば、これらの送信先に共通部分をマルチキャストまたはブロードキャストする。 - 特許庁 - (8) However, the inventions whose carrying out involves the use of a computer, a computer network, or other programmable apparatus, in which at first sight one or more characteristics of the claimed invention is carried out wholly or in part by means of one or more computer programs are patentable.
(8) しかしながら，発明であって，その実施においてコンピュータ，コンピュータ・ネットワーク又はプログラム可能な装置の使用を含んでおり，一見して，そこに，クレームされている発明の 1又は 2以上の特徴が 1又は 2以上のコンピュータ・プログラムという手段によって全体的又は部分的に実施されているものは，特許を受けることができる。 - 特許庁 - The programmable logic circuit device includes a plurality of computing elements 10 each of which includes a first path to which a flip flop circuit 16 having a first clock signal inputted thereto is connected and a second path to which a lookup table 12 and a flip flop circuit 14 having a second clock signal inputted thereto are connected.
第１のクロック信号を入力するフリップフロップ回路１６が接続された第１の経路と、ルックアップテーブル１２と第２のクロック信号を入力するフリップフロップ回路１４とが接続された第２の経路と、を備える複数の演算器エレメント１０を本プログラマブル論理回路装置は備える。 - 特許庁 - To provide a slave unit for PLC unit (programmable controller), whereby the problem of mutual interference in a sensing system, having a plurality of translucent photoelectric sensors, can be solved by the control of light projection/reception timing, while moreover eliminating the need for incorporating a program for prevention of mutual interference in the user programs of the PLC.
透過型光電センサを複数有するセンシングシステムにおける相互干渉の問題を投受光タイミング制御により解決することができ、しかもＰＬＣのユーザプログラム中においては、相互干渉防止のためのプログラムを一切組むことが不要となるようにしたＰＬＣのスレーブを提供すること。 - 特許庁 - To make arbitrary external equipment whose protocols for data communication are different easily connectable in a programmable display device 3 to which pieces of external equipment 1 are connected via data communication means 2 and which can perform display corresponding to status data stored in the memories of the external equipment on the screen 15 of a display 14.
外部装置１とデータ通信手段２を介して接続され、外部装置１のメモリ上に格納された状態データに対応した表示をディスプレイ１４の画面１５上で可能とするプログラム式表示装置３にあって、データ通信用のプロトコルが異なる任意の外部装置を容易に接続可能とする。 - 特許庁 - A programmable ROM block 20 provided in the integrated circuit device 10 has a memory cell MC in which a floating gate FG shared in each of gates of a writing/reading transistor 220 and an erasing transistor 230 is a single layer gate structure opposite to a control gate CG consisting of an impurity layer NCU via an insulation layer.
集積回路装置１０に設けられたプログラマブルＲＯＭブロック２０は、書き込み／読み出しトランジスタ２２０及び消去トランジスタ２３０の各ゲートに共用されるフローティングゲートＦＧが、不純物層ＮＣＵより成るコントロールゲートＣＧと絶縁層を介して対向した単層ゲート構造であるメモリセルＭＣを有する。 - 特許庁 - A programmable logic device is provided which comprises first operational circuitry, second operational circuitry, routing driver circuitry coupled to an output signal of the first operational circuitry, routing receiver circuitry coupled to an input of the second operational circuitry, and an interconnection conductor that extends from the driver circuitry to the receiver circuitry.
本発明によれば、第１の演算回路と、第２の演算回路と、第１の演算回路の１出力信号に結合されたルーティングドライバ回路と、第２の演算回路の１入力に結合されたルーティングレシーバ回路と、ドライバ回路からレシーバ回路へ延在している相互接続コンダクタを備えた、プログラマブルロジックデバイスが提供される。 - 特許庁 - The rehabilitation equipment 1 is connected to a main body 10 consisting of a rubber foaming material, a cloth wire 2 which is embedded in an appropriate area of the main body 10 and uniformly distributed in a section, and a temperature controller 3 incorporating a lithium battery and a programmable chip controller, being connected with the other end of the cloth wire 2 extended outside the main body 10.
リハビリ器材１は、ゴム発泡材からなる本体１０、本体１０の適度な区域に埋められた、一区切りの均一に分布した布電線２、その布電線２のもう一方の端は本体１０の外に延長して、リチウム電池及びプログラム可能なチップ制御装置を内蔵した、温度制御装置３に接続する。 - 特許庁 - When an error is detected in the block data then, the block data to be block data of other configuration data corresponding to the block data where an error has been detected which have no error are read, the block data where the error has been detected are replaced by the block data having no error, and the configuration data having no error are set to the programmable logic device.
そのとき、ブロックデータにエラーが検出された場合、エラーが検出されたブロックデータに対応する他のコンフィギュレーションデータのブロックデータでエラーのないブロックデータが読み出され、エラーが検出されたブロックデータが、そのエラーのないブロックデータに置き換えられて、エラーのないコンフィギュレーションデータがプログラマブルロジックデバイスに設定される。 - 特許庁 - In the programmable controller with a slave unit 12 provided with a shared memory 13 for giving and receiving data, the shared memory 13 is provided with an input-output processing counter storage area 105 for writing a counter value, the counter value is updated each time the slave unit sends a reply, and the CPU unit confirms the update of the counter value.
スレーブユニット１２がデータ授受のための共有メモリ１３を備えたプログラマブルコントローラにおいて、共有メモリ１３にカウンタ値を書き込む入出力処理カウンタ格納エリア１０５を備え、スレーブユニットが返信する毎に前記カウンタ値を更新し、前記ＣＰＵユニットが前記カウンタ値の更新を確認する。 - 特許庁 - Also, an HMI processing part 21 of the programmable display unit 2 operates a timer function when it is recognized that there is the touch operation by a function for monitoring presence/absence of the touch operation to the normal operation and makes a screen saver screen display function display the screen saver screen when there is no further touch operation within prescribed time.
一方、プログラマブル表示器２のＨＭＩ処理部２１は、通常の画面に対するタッチ動作の有無を監視する機能により、タッチ動作があると認識すると、タイマー機能を作動させ、所定の時間内にさらなるタッチ動作がなければ、スクリーンセーバー画面表示機能にスクリーンセーバー画面を表示させる。 - 特許庁 - In a graphic control panel 1 such as a programmable display unit, an alpha blending operation unit 20 performs alpha blending operation processing of respective color data in an overlapped area of a set value displaying window displayed on a display 14 and a keyboard displayed over the window, in accordance with each set transmission factor.
プログラマブル表示器などのグラフィック操作パネル１において、ディスプレイ１４に表示されている設定値表示用ウインドウとその上に表示されるキーボードとが重なる部分のそれぞれの色データに、設定された透過率にしたがって、アルファブレンディング演算装置２０によってアルファブレンディング演算処理を行う。 - 特許庁 - A timer to stop timing by the occurrence of an abnormality in each of sequence program or an abnormality detection logic for turning on a memory in the case of abnormal end is prepared by an abnormality logic preparing part 15, and an abnormality is detected by acquiring only the state of such a timer or memory from a programmable controller 8.
各シーケンスプログラムに異常が発生することでタイムアップするタイマ、または、異常終了した場合にメモリをＯＮする異常検出ロジックを異常検出ロジック作成部１５により予め作成しておき、このタイマまたはメモリの状態のみをプログラマブルコントローラ８から取得することで異常検出を行うようにする。 - 特許庁 - The editor device 2 includes: a PF editing part 21 for editing a project file PF for operating a programmable indicator 4; and an export part 211 for converting character string data PFA included in the project file PF into CSV character string data PFF, wherein the export part 211 includes a file name adding part 211a.
本発明のエディタ装置２は、プログラマブル表示器４を動作させるためのプロジェクトファイルＰＦを編集するＰＦ編集部２１と、プロジェクトファイルＰＦに含まれる文字列データＰＦＡをＣＳＶ文字列データＰＦＦに変換するエクスポート部２１１とを備え、エクスポート部２１１はファイル名付加部２１１ａを備える。 - 特許庁 - A counter circuit (CNT) 120 counts a reference delay stage number DREF equivalent to one period of the clock, a duty adjustment circuit (DUTY-ADJ) 130 calculates a delay setting stage number DREFH on the basis of the reference delay stage number DREF and outputs it to the programmable delay line (DL-MTX) 140.
カウント回路（ＣＮＴ）１２０は、クロックの１周期に相当する基準ディレイ段数ＤＲＥＦをカウントし、デューティ調整回路（ＤＵＴＹ＿ＡＤＪ）１３０は、基準ディレイ段数ＤＲＥＦに基づいてディレイ設定段数ＤＲＥＦＨを算出し、プログラマブル・ディレイライン（ＤＬ＿ＭＴＸ）１４０へ出力する。 - 特許庁 - Respective programmable elements are constituted of depletion type transistors D100, D101 being same as memory cells of a mask ROM apparatus, the depletion type transistors are programmed in a first program state of a conduction state in an ion injection process for memory cells of the mask ROM apparatus or in a second program state of a non-conduction state.
プログラム可能な素子の各々はマスクＲＯＭ装置のメモリセルと同一の空乏型トランジスタＤ１００，Ｄ１０１で構成され、空乏型トランジスタはマスクＲＯＭ装置のメモリセルに対するイオン注入工程で導通状態の第１プログラム状態又は非導通状態の第２プログラム状態にプログラムされる。 - 特許庁 - An illustration editor section 73 sets displaying of a timer window for displaying the operation state of the timer as one of attributes of a delay switch in the delay switch (component) with an attribute setting section 73a, and transfers the setting (including data of the timer window) together with screen data to an EPROM 22b of the programmable display unit 2.
作画エディタ部７３は、属性設定部７３ａによって、ディレイスイッチ（部品）に、タイマーの作動状況を表示するタイマーウインドウを表示することをディレイスイッチの属性の１つとして設定し、その設定（タイマーウインドウのデータを含む）を画面データとともにプログラマブル表示器２のＥＰＲＯＭ２２ｂに転送する。 - 特許庁 - A programmable logic controller 101 which controls the subject of control by repeatedly running the ladder sequence program 102 at fixed intervals according to signals inputted from the subject of control is provided with a ladder action result transmission program 105 which outputs the result of ladder action to the outside each time one sequence cycle of the ladder sequence program ends.
制御対象からの入力信号を基にラダーシーケンスプログラム１０２を所定周期で繰り返し実行し前記制御対象を制御するプログラマブルロジックコントローラ１０１に、前記ラダーシーケンスプログラムの１シーケンスサイクル終了毎にラダー動作結果を外部出力するラダー動作結果送信プログラム１０５を設ける。 - 特許庁 - A programmable interconnect unit 100 and memory means 101 collect information such as progres of the processing from the processing units for executing each processing, and control the execution order of processing according to a resource management unit IRM calculating their priorities, a program, and the priorities.
各処理を実行するプロセシング・ユニットから処理状況などの情報を収集し、それらの優先度を算出するリソース・マネジメント・ユニットＩＲＭまたはプログラム、および、その優先度にしたがって処理の実行順序を制御するためのプログラマブルなインタコネクト・ユニット１００及び記憶手段１０１を備える。 - 特許庁 - A method and a device program a dual edge programmable delay unit that responds to an input signal with a a rise time and a fall time, includes a buffer which receives the input signal and provides an output signal with programmed variable delays between the rise and fall times of the output signal.
デュアル・エッジ・プログラマブル遅延ユニットをプログラムする方法およびデバイスであって、立ち上がり時間および立ち下がり時間を有する入力信号に応答し、入力信号を受信し出力信号を供給するバッファを含み、出力信号の立ち上がり時間と立ち下がり時間との間にはプログラムされた可変遅延がある。 - 特許庁 - To provide a programmable electronic control device to which one central processing unit and a plurality of input devices and output devices are connected by a parallel bus, wherein soundness of a self-diagnostic function for the input devices and the output devices can be confirmed without complicating circuit configuration of the input devices and the output devices.
１台の中央演算処理装置と複数の入力装置および出力装置とがパラレルバスで接続されるプログラマブル電子制御装置において、入力装置および出力装置の自己診断機能の健全性の確認を入力装置および出力装置の回路構成を複雑化せずに実現する。 - 特許庁 - The recipe data output part 31b specifies, upon designating a keyword on a screen displayed on the programmable display, a combination of recipe data from the recipe output instruction data based on the keyword, reads recipe data from each folder based on the combination and outputs them as one piece of collected composite recipe data.
レシピデータ出力部３１ｂは、プログラマブル表示器に表示される画面上でキーワードが指定されると、そのキーワードに基づいてレシピ出力指示データからレシピデータの組み合わせを特定し、その組み合わせに基づいて各フォルダからレシピデータを読み出して、１つのまとまった複合レシピデータとして出力する。 - 特許庁 - The display unit is equipped with a storage means 5 which stores the code indicating the location of the data representing the state of the operation of the connected programmable controller 8 and name information assigned to the code so that they correspond to each other and a means 2 which displays the mentioned data with the name information stored in the storage means 5.
接続したプログラマブル・コントローラ８の動作の状態を示すデータの存在位置を示すコードとそのコードに割り当てられた名称情報とを対応させて記憶する記憶手段５と、前記データを、記憶手段５が記憶している名称情報により表示する手段２とを備えている。 - 特許庁 - Each instruction of the pipeline processing is executed in a computing step that comprises parallel processing of an instruction fetch IF for reading instructions from a programmable memory, an instruction decode ID for the instructions read, and a memory access MA, and the execution EXE of a logic operation that does not use data read by the memory access, if the data are not necessary.
パイプライン処理の各命令の実行は、 プログラムメモリから命令を読み出すインストラクションフェッチＩＦと、 読み出した命令のインストラクションデコードＩＤとメモリアクセスＭＡの並行処理と、 メモリアクセスで読み出したデータが不要であればそれを仕様しない論理演算の実行ＥＸＥとからなる演算ステップとする。 - 特許庁 - Respective function modules 2 to 5 constituting the programmable controller system are provided with function decision codes including the maximum number of data transfer of one message as well as their kind information (communication module or I/O module etc.), and divisional transfer is enabled by using the maximum number of data transfer as a parameter to efficiently transmit messages.
プログラマブルコントローラシステムを構成する各機能モジュール２〜５に、その種別情報（通信モジュールかＩ／Ｏモジュールかなど）とともに１メッセージの最大データ転送数を含む機能判別コードを持たせ、この最大データ転送数をパラメータとして分割転送し得るようにし、効率の良いメッセージ伝送を可能とする。 - 特許庁 - A re-programmable non-volatile memory system, such as a flash EEPROM (R) system, having its memory cells grouped into blocks of cells that are simultaneously erasable is operated to perform memory system housekeeping operations in the foreground during execution of a host command, wherein the housekeeping operations are unrelated to execution of the host command.
メモリセルが同時に消去可能なセルのブロックをなすようにグループ分けされているフラッシュＥＥＰＲＯＭ（登録商標）システムのような再プログラム可能な不揮発性メモリシステムはホストコマンドの実行中にメモリシステムのハウスキーピング操作をフォアグラウンドで行うように操作され、そのハウスキーピング操作はホストコマンドの実行とは関連しない。 - 特許庁 - The scope of the programmable operations, the types of input and output variables, and execution of programs within the processor, is deliberately constrained within the virtual machine environment, in order to mitigate potential security leaks by programs, and to ensure confidentiality of second party's secrets and third party's content as managed by the second party's program.
プログラムによる潜在的なセキュリティ漏洩を軽減し、第２当事者の機密性と第２当事者のプログラムにより管理される第３当事者のコンテンツとを確保するため、プログラム可能な操作の範囲、入力及び出力変数形式、並びにプロセッサ内でのプログラム実行がバーチャルマシン環境内で制限される。 - 特許庁 - To reduce the amount of control data which need to be stored in a host computer and to reduce the labor, time and cost for updating the control data in a control data managing method for a control system equipped with a digital controller which is used by being connected to a control object mechanism at need and is programmable, and a host computer connected to the digital controller.
必要に応じ制御対象機構に接続して使用するプログラム可能なディジタルコントローラと、そのディジタルコントローラに接続したホストコンピュータとを備えた制御系の制御データ管理方法において、ホストコンピュータへの格納を要する制御データ量を低減し、制御データ更新の手間とコストを軽減する。 - 特許庁 - Each of units 10, 12 and 16 of a programmable controller is mounted so as to be freely attached/detached to/from a power line 28 through a PLC socket 20, and a power line communication MODEM 24 for performing at least communication between each of those units 10, 12 and 16 through the power line 28 is loaded on the PLC socket 20.
プログラマブルコントローラの各ユニット１０，１２，１６それぞれをＰＬＣソケット２０を介して電力線２８に着脱自在に取り付け、ＰＬＣソケット２０に各ユニット１０，１２，１６間の少なくとも通信を電力線２８を通じて行うための電力線通信モデム２４を搭載した構成。 - 特許庁 - This image processor comprises a memory for storing at least an image, a plurality of programmable first processors capable of performing image processing for every partial area of the image, and a second processor for reading the image from the memory and performing a specified image processing by the pipeline processing by physical alignment of computing units.
少なくとも画像を格納するメモリと、前記画像の部分領域ごとに画像処理を行うことができる複数のプログラマブルな第一のプロセッサと、前記画像を該メモリから読み出し、演算器の物理的な並びによるパイプライン処理によって特定の画像処理を行う第二のプロセッサをもたせた画像処理装置とする。 - 特許庁 - To provide a PLC system allowing even a user not having setting knowledge to connect an IP address showing a destination of network communication, and a network address and a node address showing a destination of a PLC-dedicated network to a programmable controller (PLC) present on the network serving both the addresses, and allowing the monitoring of the PLC by easy operation.
ネットワーク通信の宛先を表すＩＰアドレス、ＰＬＣ専用のネットワークの宛先を表すネットワークアドレスとノードアドレスを両アドレスを兼ねたネットワーク上に存在するＰＬＣへ、設定知識を有しないユーザでも容易に接続可能とし、簡単な操作でＰＬＣのモニタを行うことができるＰＬＣシステムを提供すること。 - 特許庁 - A programmable erasure pointer generator 137 indicates a position specified by the setting command as an error position in accordance with an erasure pointer setting command from the host, and sets an erasure pointer EP2 used, when data written in a disk by execution of the write-long-command is read out, to an erasure pointer memory 138.
プログラマブルイレージャポインタ生成器１３７は、ホストからのイレージャポインタ設定コマンドに応じ、当該設定コマンドで指定される位置を誤り位置として示し、且つ上記ライトロングコマンドの実行によりディスクに書き込まれたデータを読み出す際に使用されるイレージャポインタＥＰ２を、イレージャポインタメモリ１３８に設定する。 - 特許庁 - In updating a microprocessor, the downloaded program data signal of the power transmission specifications of a new microprocessor is used, and the program data of the power transmission specifications are executed by a programmable memory integrated circuit, so that it is possible to automatically update and correct the power transmission specifications demanded by each microprocessor.
マイクロプロセッサーを更新する時に、ダウンロードされた新たなマイクロプロセッサーの送電仕様のプログラム・データ信号を利用し、且つプログラマブル・メモリー集積回路により当該送電仕様のプログラム・データを実行することにより、それぞれのマイクロプロセッサーの需要する送電仕様を自動的に更新して補正できる。 - 特許庁 - Upon completing test of programmable routing resources in one self test area, an FPGA 10 is reconfigured such that a part of work area during normal system operation becomes a following self test area and at least a part of first self test area is replaced by that part of the work area.
最初の自己試験区域の１つでのプログラム可能経路指定資源の試験の完了後、ＦＰＧＡ１０は、通常システム動作中の作業区域の一部が後続の自己試験区域になり、また、最初の自己試験区域の少なくとも一部が作業区域のその部分と置き換えられるように再構成される。 - 特許庁 - To provide a semiconductor device capable of achieving an output buffer circuit enabling to suppress a reduction of a output current due to a parasitic resistance of an output signal line, and in a programmable impedance output buffer system, capable of reducing errors of impedance matching of the buffer circuit due to the resistance.
出力信号線の寄生抵抗に起因した出力電流の減少を抑制することが可能な出力バッファ回路を実現し、プログラマブル・インピーダンス出力バッファ方式においては寄生抵抗による出力バッファ回路のインピーダンス合わせ込み誤差を小さくすることができる半導体装置を提供する。 - 特許庁 - This programmable keyboard is provided with an input and output means for connecting a keyboard, a converting means for converting key input data into character data, a converting means for converting the character data into the key input data, an input and output means for transferring the key input data to a computer, and a means capable of performing various settings.
キーボードを接続する入出力手段とキー入力データを文字データに変換する変換手段と文字データをキー入力データに変換する変換手段とキー入力データをコンピュータへ転送する入出力手段と種々の設定を可能とする手段を有するプログラマブルキーボード。 - 特許庁
