「programmable」を含む例文一覧(3485)
＜前へ 1 2 .... 51 52 53 54 55 56 57 58 59 .... 69 70 次へ＞- To display, in a programmable display, a confirmation window for confirming whether operation of a switch provided on a screen displayed is executed or not for a switch operation without needing an exclusive program.
プログラマブル表示器において、表示される画面に設けられるスイッチの操作の実行の可否を確認する確認ウインドウを専用のプログラムを必要とすることなくスイッチ操作に対して表示させる。 - 特許庁 - To reduce power consumption by relieving a load of a main processor to reconfigure a programmable logic circuit and to enhance the performance of the system as a whole.
プログラマブル論理回路を再構成するためのメインプロセッサの負荷を大幅に軽減させ、低消費電力化を図るとともに、システム全体のパフォーマンスを向上させた情報処理システムを提供する。 - 特許庁 - A programmable controller PC is provided with a program for monitoring an abnormal phenomenon and a device 22 for displaying a ladder circuit 20 in which the generation of the abnormality is monitored when the generation of the abnormality is monitored by the program.
プログラマブル・コントローラＰＣに、異常現象をモニタするープログラムと、そのプログラムで異常の発生がモニタされたときに異常の発生をモニタしたラダー回路２０を表示する装置２２を持たせる。 - 特許庁 - Consequently, the programmable packet whose program size is optimized is registered in a packet loop, and a packet which complies with a communication request and whose transfer frequency is minimum is selected from the packet loop and transmitted.
これにより、プログラムサイズを最適化したプログラマブルパケットをパケットプールに登録し、かつパケットプールから、通信要求を満足させ、かつ転送回数が最小となるパケットを選択して送信する。 - 特許庁 - Each of the plurality of first programmable delay circuits (40) has the output to give an output signal (45) which is supplied to a block control circuit of one memory block of the plurality of memory blocks (17, 18).
第１の複数のプログラマブル遅延回路（４０）の各々は、複数のメモリ・ブロック（１７，１８）のうちの１つのメモリ・ブロックのブロック制御回路に供給する出力信号（４５）を与える出力を有する。 - 特許庁 - The amplification factor of a PGA (programmable gain amph) 13 is controlled by a count value of a counter 12 which performs a counting action corresponding to a clock ADCK which is the sampling signal generated by the frequency synthesizer 11.
この周波数シンセサイザ１１によって生成されるサンプリング信号であるクロックＡＤＣＫに応じてカウント動作を行うカウンタ１２のカウント値によって、ＰＧＡ１３の増幅率を制御する。 - 特許庁 - In one of the preferred implementations, the programming mechanisms contain a control register, which has programmable bits that can specify the write recovery time responding to their bit value.
好ましい実施形態では、このプログラミング機構は、制御レジスタを含み、この制御レジスタは、そこに書き込まれるビット値に応じて書込み回復時間を指定することを可能にするプログラマブル・ビットを備えている。 - 特許庁 - To provide an electronic media communication device that performs decoding through hardware by providing a means of making a encryption key secret in the form of a circuit in a logic programmable device and also structuring algorithm for the decoding as a circuit.
暗号鍵を論理プログラマブルデバイスに回路として秘匿する手段を設け、復号のためのアルゴリズムも回路として構築して、ハードウェアにより復号化する電子メディア通信装置を提供する。 - 特許庁 - A specialized processing block for a programmable logic device incorporates a fundamental processing unit that performs a sum of two operations of multiplication by adding partial products of both of the two operations of multiplication, without computing the individual multiplication.
プログラマブルロジックデバイスのための特殊処理ブロックは、個々の乗算を計算せずに両方の乗算の部分積を加算して、２つの乗算の合計を実行する基本処理ユニットを組み入れる。 - 特許庁 - Each time a new page is read, the circuit control part 4 executes a process that matches the data stored in the page, so as to sequentially reconfigure the programmable logic circuit 1.
以下、回路制御部４は、新たなページの読み込みを行うたびに、当該ページが格納しているデータに従った処理を行うことにより、プログラマブル論理回路１の再構成を順次行っていく。 - 特許庁 - To provide a low-cost electromagnetic shield for a programmable controller, a plurality of which can be formed on one electromagnetic shield while being electrically and physically separated from each other, while each having a complicated shape.
複数の複雑な形状の電磁シールドを電気的及び物理的に分離しながらも、１枚の電磁シールド上に形成可能であり、安価なプログラマブルコントローラの電磁シールドの提供を目的とする。 - 特許庁 - Also, the main controller applies a shipping instruction to the automatic stockroom controller (S4), and applies the processing condition data of the batch corresponding to the shipping instruction to a master programmable controller for integrally controlling a processing facility (S5).
また、主制御装置は、自動倉庫制御装置に出庫指示を与え（Ｓ４）、処理設備を統括制御するマスタープログラマブルコントローラには出庫指示に対応したバッチの処理条件データを与える（Ｓ５）。 - 特許庁 - When a terminal 25 is moved to a network except for a network to which the terminal itself belongs, a programmable packet for storing a program for performing the registration of the terminal 25 is transmitted to a foreign agent(FA) 11.
端末２５が自身の属するネットワーク以外のネットワークに移動した場合、ＦＡ１１に対して、端末２５の登録処理を行うためのプログラムを格納するプログラマブルパケットを送信する。 - 特許庁 - A host computer 16 for controlling a local control system 2 repeatedly generates image files showing screens presently displayed on the respective programmable displays 14 at prescribed timing and stores them in a public server 4.
ローカル制御システム２の制御用ホストコンピュータ１６は、各プログラマブル表示器１４が現在表示している画面を示すイメージファイルを、所定のタイミングで繰り返し生成し、公開サーバ装置４に格納する。 - 特許庁 - The apparatus (24) includes a programmable memory for storing one or more interlacing configuration patterns (P_1, P_2 and P_3) which define a mapping from pixels of the input images (I_0, I_1) to pixels of the output image (O).
装置（２４）は、入力画像（Ｉ_０、Ｉ_１）のピクセルから出力画像（Ｏ）へのマッピングを規定する一つ以上のインターレース構成パターン（Ｐ_１、Ｐ_２、およびＰ_３）を格納するプログラマブルメモリを備える。 - 特許庁 - To provide a lithography system using a programmable patterning means, in order to turn into pattern a projection beam in which throughput is enhanced, without significantly increasing the update speed of the patterning means.
投影ビームをパターン化するためにプログラム可能パターニング手段を使うリソグラフィ投影装置に於いて、パターニング手段の更新速度をあまり上げることなくスループットを改善した装置を提供すること。 - 特許庁 - Current gains of the current mirrors in the current amplifying circuits 701 and 702 are programmable, and a bias current of the current mirror can be set independently of an operation current of the differential amplifier 60.
電流増幅回路７０１，７０２におけるカレントミラーの電流利得をプログラマブルとし、かつ、カレントミラーのバイアス電流が差動アンプ６０の動作電流に無関係に設定できるようにする。 - 特許庁 - To provide a memory device including a means coupling plural data storing cells, at least one redundant data storing cell, a redundant match detecting circuit, and a programmable fuse to a redundant match detecting circuit.
複数のデータ記憶セル、少なくとも１つの冗長データ記憶セル、冗長マッチ検出回路、およびプログラマブル・ヒューズを冗長マッチ検出回路に結合する手段を含むメモリ・デバイスを提供すること。 - 特許庁 - To shorten a signal delay and lower a power consumption by customizing a wire-segment length in a programmable logic array so that a parasitic capacitance related to an interconnection line is minimized.
相互接続線に関連する寄生キャパシタンスが最小化されるようにＰＬＡ内のワイヤ・セグメント長をカスタマイズし、信号遅延の短縮と電力消費の低下を通じて性能改善を達成する。 - 特許庁 - A programmable logic device (PLD) includes a circuit that controls a supply voltage of at least a portion of a circuit within the PLD (such as a block, a sub-block, or a region).
プログラム可能なロジックデバイス（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ）｛ピーエルデー（ＰＬＤ）｝は該ピーエルデー内の回路の少なくとも１部分（ブロック、サブブロック、又は領域の様な）の供給電圧を制御する回路を有する。 - 特許庁 - Further, the function blocks 10 and 11 are connected not through the programmable switch 15, but through a direct line 103 connecting a direct input port 101 and a direct output port 102.
さらに、機能ブロック１０と１１の間はプログラマブル・スイッチ１５を介さずに、ダイレクト入力ポート１０１及びダイレクト出力ポート１０２を接続するダイレクト配線１０３により接続されている。 - 特許庁 - To provide an information management system which is small in constraint when constructing a system, and which is high in both convenience and security when a programmable display transmits information to a server device for information management.
システムを構築する上での制約が小さく、プログラマブル表示器が情報管理用サーバ装置に情報を送信する場合の利便性とセキュリティがともに高い情報管理システムを提供する。 - 特許庁 - The programmable device 206 configures a memory for holding software So to operate functions, and also, configures an accelerator to assist operations of the functions on the basis of the hardware configuration information Hc.
プログラマブルデバイス２０６は、ハードウェア構成情報Ｈcに基づいて、機能を動作させるソフトウェアＳoを保有するためのメモリを構成したり、機能の動作を補佐するためのアクセラレータを構成する。 - 特許庁 - A data processing system 2 has a memory 6 with a memory address space incorporating a plurality of domains, each domain comprising a set of memory addresses as defined by programmable domain specifying data.
データ処理システム２は、複数領域に組み込まれたメモリアドレス空間を具備するメモリ６を有し、各領域は、データ３２を特定するプログラム可能な領域により定義されたようにメモリアドレスセットを具備する。 - 特許庁 - One or both of a transmitting side and a receiving side are configured to directly connect a logic programmable device (FPGA) to a physical chip of a network, and to connect the computer of the transmitting/receiving side thereto.
送信側及び受信側の一方あるいは双方を、ネットワークの物理チップに論理プログラマブルデバイス（ＦＰＧＡ）を直接接続した構成とし、送受信側のコンピュータをそれに接続する。 - 特許庁 - The control circuit 40 is provided with an ROM 41 in which hardware design data corresponding to the plurality of types of circuits to be controlled are preliminarily written, an address decoder 42 and a programmable gate array (FPGA) 43 or the like.
制御回路４０には、複数種の被制御回路に応じたハードウェアデザインデータをあらかじめ書き込んだＲＯＭ４１、アドレスデコーダ４２、プログラマブルゲートアレイ（ＦＰＧＡ）４３などを備えている。 - 特許庁 - To provide a development support device of a programmable controller (PLC) system capable of shortening time required for finding out cause of communication abnormality when the communication abnormality such as communication failure via a network occurs.
ネットワーク経由で通信できないといった通信異常が発生した場合、通信異常の原因究明に要する時間を短縮することが可能なＰＬＣシステムの開発支援装置を提供すること。 - 特許庁 - This programmable controller is provided with a CPU function 1 having a means 2 for performing self-diagnosis by switching a normal operation to a self-diagnostic mode in response to a self-diagnostic mode start instruction from an outside part 24.
外部２４からの自己診断モード起動命令に応答して、通常動作から自己診断モードに切り換えて自己診断を行う手段２を備えたＣＰＵ機能１を有することを特徴とする。 - 特許庁 - The digital programmable control circuit 3 is used for controlling a lamp circuit 4 and is provided with a memory unit 31, a processing unit 32 and a pulse-width modulation unit 33.
本発明に係るバックライトモジュール５のデジタルプログラマブル制御回路３は、ランプ回路４を制御するのに用いられるものであって、記憶ユニット３１、処理ユニット３２およびパルス幅変調ユニット３３を含む。 - 特許庁 - To provide a reconfiguration method for a circuit function and a programmable logic circuit device, that can continue processing for regions other than the reconfigured region, in the case of partially reconfiguring the circuit function in operation.
動作中に回路機能を部分的に再構成する際に、再構成領域以外では処理を継続することができる回路機能の再構成方法、及びプログラマブル論理回路装置を提供する。 - 特許庁 - To provide a programmable controller, which when burst noise is induced by a coaxial cable to cause a communication failure, detects the time the burst noise is not being applied and can perform communication during the time.
バーストノイズが同軸ケーブルに誘起され通信障害が発生した時、バーストノイズが印加されていない間を検出しその間で通信を行なうことが可能なプログラマブルコントローラを提供する。 - 特許庁 - The circuit switching control part 18 performs control to switch circuit information selected by the circuit information control part 12 based on the processing state or processing result of the circuit of the programmable element 16.
回路切替制御部１８は、プログラマブル素子１６の回路の処理状態または処理結果に基づいて、回路情報制御部１２によって選択される回路情報を切り替える制御を行う。 - 特許庁 - One or more programmable patterning arrays are mounted to a mounting plate via height-adjustable mounting structures so as to allow the flatness of the active surfaces of the patterning arrays to be controlled.
パターン形成アレーの作用面の平坦度を制御することができるように高さ調整可能な取付け構造を介して、一つ以上のプログラム可能なパターン形成アレーを配設板に取付ける。 - 特許庁 - To provide a semiconductor integrated circuit by which the resistance value of terminating resistance is adjusted in a programmable manner from the outside according to external parasitic resistance to execute impedance matching of high precision.
外部寄生抵抗の抵抗値に応じて、プログラマブルに外部から終端抵抗の抵抗値を調整し、高精度のインピーダンス整合を実施することが可能な半導体集積回路を提供する。 - 特許庁 - To provide a programmable controller and a method of creating an electronic message that are capable of creating and transmitting the electronic message with respect to each node connected as an object to be controlled, without updating firmware in the PLC.
ＰＬＣのファームウェアを更新することなく、管理対象として接続されたノード毎に電文を作成・送信できるプログラマブルコントローラおよび電文作成方法を提供することである。 - 特許庁 - To provide a programmable autonomous control unit which autonomously acquires any arbitrary information in a communication apparatus and controls a system to be controlled inside or outside the apparatus, and to provide a receiver employing the same.
通信装置において任意の情報を自律的に取得して、装置内外の制御対象に対して制御を行うプログラマブルな自律制御ユニットと、これを用いた受信機を提供する。 - 特許庁 - A programmable controller to which a memory for performing reading and writing by every bit is connected is constituted so that a memory writing instruction can be executed by executing each arithmetic operation simultaneously with one time memory reading.
１ビットごとに読み書きするメモリを接続したプログラマブルコントローラにおいて、メモリ１回の読み出しと同時に、それぞれの演算を行なってメモリ書込み命令を実行するよう構成したものである。 - 特許庁 - The programmable filter 1010 can adjust its parameters and therefore its insertion gain or loss, thereby continuously varying and finely tuning the inter-symbol interference amount.
プログラマブル・フィルタ１０１０は、そのパラメータを調整することで、その挿入利得又は挿入損失を調整でき、これによって、シンボル間干渉量を連続的に可変できると共に正確に調整できる。 - 特許庁 - To provide an article conveyance device capable of eliminating electric power consumption of a switch circuit that stops electric power supplied to a PLC (Programmable Logic Controller) from an electricity storage device when stopping a carriage unit.
台車ユニットの停止時において、蓄電装置からＰＬＣに供給される電力を停止させるスイッチ回路の電力消費を無くすことができる物品搬送装置を提供すること。 - 特許庁 - Therefore, the data related to the NR controller 20 and a PLC 30 can be indicated by one programmable display 41, so that it is possible to reduce the cost and improve the work efficiency.
これにより、ＮＲコントローラ２０及びＰＬＣ３０に関するデータを１台のプログラマブル表示器４１で表示することができるため、コストの低減及び作業効率の向上を図ることができる。 - 特許庁 - The substrate wiring 21 from the terminal socket 17 arranged in the electronic substrate 18 is connected to the multi-core cable 23 and inputs and outputs a signal of the switch to a switch administration controller 26 and a programmable controller 27.
電子基板１８に配置される端子ソケット１７からの基板配線２１は多芯ケーブ２３へ接続され、スイッチ管理コントローラ２６，プログラマブルコントローラ２７へスイッチの信号を入出力する。 - 特許庁 - To provide a program preparation support apparatus and method which prompt a programmer to prepare a control program without requiring the programmer to recognize actually existing input/output signals to a plant device being a control object of a programmable controller.
プログラマブルコントローラが制御対象とするプラント機器に対する実在の入出力信号を認識せずに制御プログラムの作成を促すプログラム作成支援装置及び方法を提供する。 - 特許庁 - To provide a programmable controller, a data communication method and a computer program that can implement preferred inter-unit communication of data requiring input/output responsiveness, while maintaining a constant scan time.
スキャンタイムの定時性を維持しつつ、入出力応答性が要求されるデータを優先的にユニット間通信することができるプログラマブルコントローラ、データ通信方法及びコンピュータプログラムを提供する。 - 特許庁 - To surely control a clock jitter for a semiconductor integrated circuit for a programmable device and the like in a comparatively short time and at a comparatively low cost as to a clock jitter controlling method and a program therefor.
クロックジッタ抑制方法及びプログラムにおいて、比較的短時間、且つ、比較的低コストでプログラマブルデバイス等の半導体集積回路のクロックジッタを確実に抑制することを目的とする。 - 特許庁 - At the time of data transmission from the PLC 2 to the programmable display unit 1, data is converted into a spread spectrum-modulated signal by a power line communication module 23 of the PLC 2 and transmitted by the power cable 3.
ＰＬＣ２からプログラマブル表示器１へのデータ送信時は、ＰＬＣ２の電力線通信モジュール２３によって、データをスペクトラム拡散した変調信号に変換して電源ケーブル３にて伝送する。 - 特許庁 - To connect a new version PLC(programmable logic controller) to an existing old version support tool when it is substantially operated as an old version PLC by using an old version user program or the like.
新バージョンのＰＬＣであっても、旧バージョンのユーザプログラム等を用いて実質的に旧バージョンのＰＬＣとして動作するような場合には、既存の旧バージョンのサポートツールと接続可能にすること - 特許庁 - Further, the function blocks 10 and 11 are mutually connected without intervening the programmable switch 15 through a direct line 103 mutually connecting a direct input port 101 and a direct output port 102.
さらに、機能ブロック１０と１１の間はプログラマブル・スイッチ１５を介さずに、ダイレクト入力ポート１０１及びダイレクト出力ポート１０２を接続するダイレクト配線１０３により接続されている。 - 特許庁 - When the memory card 4 is connected to the interface 19 of a programmable display device 1, the index file is generated by an index file generation part 21 from a plurality of the files stored in the memory card 4.
プログラマブル表示器１のインターフェース１９にメモリカード４が接続された場合、インデックスファイル作成部２１により、メモリカード４に格納されている複数のファイルからインデックスファイルが作成される。 - 特許庁 - The PLC 91 starts clocking to counting time which is set in a programmable timer 96 and outputs a block termination signal (MFIN) to the main control part 81 by adjusting it to the termination of clocking.
そして、ＰＬＣ９１は、プログラマブルタイマ９６において、設定したカウント時間までの計時を開始させ、当該計時の終了にあわせて、ブロック終了信号（ＭＦＩＮ）を主制御部８１に出力する。 - 特許庁 - To provide a programmable controller capable of performing ordinary power supply cutoff operation without damaging maintainability and safety even when an arithmetic processor requiring a fixed power supply cutoff procedure is provided.
一定の電源遮断手順を要する演算処理装置が含まれる場合でも、保守性、安全性を損なうことなく通常の電源遮断操作を行うことのできるプログラマブルコントローラを提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
