「sRAM」を含む例文一覧(1146)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 22 23 次へ＞- To provide an asynchronous pseudo SRAM which has compatibility with an asynchronous SRAM.
非同期式ＳＲＡＭと互換性を有する非同期式擬似ＳＲＡＭを提供する。 - 特許庁 - An SRAM cell includes a straight fin and a bent fin physically disconnected from the straight fin.
SRAMセルは、ストレートフィンと、ストレートフィンから物理的に切り離された屈曲フィンからなる。 - 特許庁 - If the incoming call is a usual incoming call, its number is recorded in the recording area 6 in an SRAM.
通常の着信であれば、SRAMの通常着信履歴記録エリア６に記録する。 - 特許庁 - SRAM, SEMICONDUCTOR MEMORY DEVICE, METHOD FOR MAINTAINING DATA IN SRAM, AND ELECTRONIC DEVICE
ＳＲＡＭ，半導体記憶装置，ＳＲＡＭにおけるデータ維持方法，及び電子装置 - 特許庁 - To reduce leak of a SRAM at standby.
スタンバイ時のＳＲＡＭアレイのリークを減らす。 - 特許庁 - SRAM DEVICE FORMED ON SOI SUBSTRATE
ＳＯＩ基板に形成されるＳＲＡＭデバイス - 特許庁 - SRAM MEMORY CELL AND SEMICONDUCTOR MEMORY
ＳＲＡＭメモリセルおよび半導体記憶装置 - 特許庁 - SRAM CELL CIRCUIT AND ITS DRIVING METHOD
ＳＲＡＭセル回路およびその駆動方法 - 特許庁 - The scan paths and the SRAM memory units perform a parallel transfer of data from the scan path registers to temporary registers of the SRAM memory units in order to perform a parallel data exchange between the multiple scan path registers.
該スキャンパス及びSRAMメモリユニットは、SRAMメモリユニットの一時レジスタとの間でスキャンパスレジスタからのデータのパラレル伝送を行って、多数のスキャンパスレジスタ間でのパラレルデータ交換を実施する。 - 特許庁 - SRAM MEMORY SYSTEM AND ITS CONTROL METHOD
ＳＲＡＭのメモリシステムおよびその制御方法 - 特許庁 - MICROCOMPUTER AND METHOD FOR PROTECTING SRAM DATA
マイクロコンピュータ並びにＳＲＡＭデータ保護方法 - 特許庁 - To provide a miniature and small power SRAM cell for use in an SRAM device, and a 64 Mbit or 128 Mbit ultra-small power SRAM and high density cache SRAM for a portable telephone.
ＳＲＡＭデバイスに用いる小型で低電力のＳＲＡＭセル、更には携帯電話用の６４メガビット又は１２８メガビット超低電力ＳＲＡＭ、及び高密度キャッシュＳＲＡＭを提供する。 - 特許庁 - To properly and simply evaluate an SRAM cell.
ＳＲＡＭセルを適正かつ簡便に評価する。 - 特許庁 - HEAVY ION UPSET HARDENED FLOATING BODY SRAM CELL
重イオン・アップセット硬化浮遊ボディＳＲＡＭセル - 特許庁 - MULTIPORT SRAM CELL WRITING CIRCUIT AND METHOD
マルチポートＳＲＡＭセル書き込み回路及び方法 - 特許庁 - The SRAM device 100 is provided with (1) a SRAM array 110 connected to a peripheral circuit 120 of a row by a word line and connected to a peripheral circuit 130 of a column by a bit line and (2) a low voltage control circuit 140 of the array applying an intensified low operating voltage V_ESS to the SRAM array during at least a part of the active mode.
本発明のSRAMデバイス100は、(1)ワードラインによってローの周辺回路120に接続され、ビットラインによってカラムの周辺回路130に接続されるSRAMのアレー110と、(2)アクティブモードの少なくとも１部の間、増強された低動作電圧Ｖ_ESSを前記SRAMのアレーに与えるアレーの低電圧制御回路140とを有する。 - 特許庁 - To provide a static/random/access/memory (SRAM) including a plurality of SRAM cells arranged in an array state.
アレイに配列された複数のＳＲＡＭセルを含むスタティック・ランダム・アクセス・メモリ（「ＳＲＡＭ」）が提供される。 - 特許庁 - Until the SRAM array is filled, the processes of shift register load and SRAM array load are repeated.
ＳＲＡＭアレイがいっぱいになるまで、シフトレジスタのロードおよびＳＲＡＭアレイのロードのプロセスを繰り返す。 - 特許庁 - A plurality of scan path registers are connected by an array of static random access memory (SRAM) units of a plurality of memory cells.
複数のスキャンパスレジスタは、複数のメモリセルからなるスタティックランダムアクセスメモリ(SRAM)アレイによって接続される。 - 特許庁 - STATIC/RANDOM/ACCESS/MEMORY (SRAM) AND METHOD FOR CONTROLLING VOLTAGE LEVEL SUPPLIED TO SRAM
スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）およびＳＲＡＭに供給される電圧レベルを制御する方法 - 特許庁 - To provide an unloaded 4T SRAM cell and a method for operating the SRAM cell.
無負荷４ＴＳＲＡＭセルおよびそのようなＳＲＡＭセルを動作させる方法を提供すること。 - 特許庁 - In the storing processing, the data in SRAM is copied in the EEPROM (S330) only in the case the hysteresis data is in 'complete' (S320: YES).
また保存処理では、上記履歴データが“完了”の場合だけ(S320:YES)、SRAM内のデータをEEPROMにコピーする(S330)。 - 特許庁 - The line buffer SRAM cell is coupled to the rows of SRAM cells and controlled by a read enable line.
ラインバッファＳＲＡＭセルは、ＳＲＡＭセルの行に接続され、且つリードイネーブルラインによって制御される。 - 特許庁 - To accurately improve SNM in SRAM.
ＳＲＡＭにおけるＳＮＭを精度良く改善する。 - 特許庁 - SRAM ARRAY, SRAM CELL, MICROPROCESSOR, METHOD, AND SRAM MEMORY (SRAM MEMORY AND MICROPROCESSOR COMPRISING LOGIC PORTION REALIZED ON HIGH-PERFORMANCE SILICON SUBSTRATE AND SRAM ARRAY PORTION, INCLUDING FIELD EFFECT TRANSISTOR HAVING LINKED BODY AND METHOD FOR MANUFACTURING THEM)
ＳＲＡＭアレイ、ＳＲＡＭセル、マイクロプロセッサ、方法、ＳＲＡＭメモリ（高性能シリコン基板に実現された論理部分と、連結されたボディを有する電界効果トランジスタを含むＳＲＡＭアレイ部分とを備えるＳＲＡＭメモリおよびマイクロプロセッサ、およびそれらの製造方法） - 特許庁 - To speed up access time in a multi-port SRAM.
マルチポートＳＲＡＭのアクセスタイムを高速化すること。 - 特許庁 - SRAM DEVICE HAVING HIGH ASPECT RATIO CELL BOUNDARY
高アスペクト比のセル境界を備えたＳＲＡＭデバイス - 特許庁 - SEMICONDUCTOR DEVICE, SRAM AND METHOD OF MANUFACTURING THE SAME
半導体装置、ＳＲＡＭおよびその製造方法 - 特許庁 - SRAM MEMORY CELL HAVING REDUCED SURFACE REGION
縮小表面領域を有するＳＲＡＭメモリ・セル - 特許庁 - To shorten an access time of a multiport SRAM.
マルチポートＳＲＡＭのアクセスタイムを高速化すること。 - 特許庁 - At the same timing, an address counter increments a stored address S1 just one, makes it into address S2 and outputs it to the SRAM.
同じタイミングで、アドレスカウンタは、記憶しているアドレスS1を１つインクリメントしてアドレスS2とし、SRAMに出力する。 - 特許庁 - A function as a non-volatile memory is provided to the SRAM by combining the SRAM and an RF battery.
ＳＲＡＭとＲＦバッテリーとを組み合わせることで、ＳＲＡＭに不揮発性メモリとしての機能を持たせる。 - 特許庁 - The first column memory cell includes a thin-film transistor SRAM cell.
１カラムメモリセルは薄膜トランジスタＳＲＡＭセルを含む。 - 特許庁 - RE-WRITING PSEUDO-SRAM AND ITS REWRITING METHOD
再書き込み擬似ＳＲＡＭ及びその再書き込み方法 - 特許庁 - To provide a SRAM, which can be miniaturized.
小型化することが可能なＳＲＡＭを提供すること。 - 特許庁 - To make the current consumption of a semiconductor memory device such as a pseudo SRAM equal to that of an SRAM.
擬似ＳＲＡＭのような半導体メモリ装置において、ＳＲＡＭと同等の低消費電流を実現する。 - 特許庁 - A sense amplifier scheme for an SRAM is disclosed.
ＳＲＡＭのためのセンス増幅器スキームが開示される。 - 特許庁 - When reading/writing, the SRAM circuit part shown by a dotted line is operated as the normal SRAM.
読み出し書き込み時は、点線で示したＳＲＡＭ回路部は通常のＳＲＡＭとして動作させている。 - 特許庁 - SEMICONDUCTOR DEVICE WHICH CAN BE INITIALIZED BY UNIT SRAM
単位ＳＲＡＭ単位で初期化できる半導体装置 - 特許庁 - CELL STRUCTURE OF SRAM AND INSPECTION METHOD THEREOF
ＳＲＡＭのセル構造およびＳＲＡＭの検査方法 - 特許庁 - To estimate characteristics of a mounted SRAM memory cell.
搭載されたＳＲＡＭメモリセルの特性を推定する。 - 特許庁 - SRAM CELL AND INTEGRATED MEMORY CIRCUIT USING IT
ＳＲＡＭセルおよびそれを用いたメモリ集積回路 - 特許庁 - The SRAM array 2 has a plurality of SRAMs.
ＳＲＡＭアレイ２は、複数のＳＲＡＭで構成されている。 - 特許庁 - The semiconductor device has an SRAM part and a DRAM part.
半導体装置は、ＳＲＡＭ部とＤＲＡＭ部を有している。 - 特許庁 - To omit an SRAM as a backup memory circuit.
バックアップ用メモリ回路としてのＳＲＡＭを省略する。 - 特許庁 - To accelerate access operation to a false SRAM.
擬似ＳＲＡＭのアクセス動作を高速化できるようにする。 - 特許庁 - STATIC RANDOM ACCESS MEMORY (SRAM) CELL AND METHOD FOR FORMING THE SAME
スタティックランダムアクセスメモリ（ＳＲＡＭ）セルとその製造方法 - 特許庁 - SRAM-TYPE SEMICONDUCTOR STORAGE AND ITS CONTROL METHOD
ＳＲＡＭ型の半導体記憶装置とその制御方法 - 特許庁 - ASYMMETRICAL SRAM CELL WITH FOUR DOUBLE-GATE TRANSISTORS
４つのダブル・ゲートのトランジスタを備える非対称ＳＲＡＭセル - 特許庁 - The semiconductor memory is provided with an SRAM memory cell.
半導体記憶装置はＳＲＡＭメモリセルを備えている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
