「serial interface」を含む例文一覧(729)
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 14 15- In optical interface units A and B, serial communication function parts A4 and B4 convert electric signals in optical modules A1 and B1 to optical signals, control on/off for output of transmitter optical signals which are to be transmitted to an opposite device, and serially transmit binary on/off logic signals of output of the optical signals to the opposite device.
光インタフェースユニットＡ，Ｂにおいて、シリアル通信機能部Ａ４，Ｂ４は、光モジュールＡ１，Ｂ１内の電気信号を光信号に変換して対向装置へ送信するトランスミッタの光信号の出力のオン／オフを制御して、該光信号の出力オン／オフの２値論理信号を対向装置にシリアルに送信する。 - 特許庁 - The data transmission device of a high speed serial transmission interface and its control method provided include the data transmission device including a control unit, at least one first storage device and at least one second storage device connected to the control unit and at least one switcher to be used for the switching of a data transmission line.
本発明は高速シリアル伝送インタフェースのデータ伝送装置及び制御方法を提供し、それは制御ユニット、該制御ユニットに接続された少なくとも一つの第１保存装置及び少なくとも一つの第２保存装置、データ伝送路線の切換に用いられる少なくとも一つの切換器を包含する。 - 特許庁 - In the storage system 1, a server 2 and an external input and output port 10 of a semiconductor storage unit 4 are connected with a system bus 2c such as a peripheral bus, memory bus, internal bus, etc., which connects CPU 2a, memory 2b, etc., extending outside as a high speed serial interface 3 which does not convert protocol.
このストレージシステム１は、サーバ２と半導体ストレージ装置４の外部入出力ポート１０とを、サーバ２内のＣＰＵ２ａ，メモリ２ｂ等を接続する周辺バス，メモリバス，内部バス等のシステムバス２ｃを外部に延長してプロトコル変換を行わない高速のシリアルインタフェース３として接続したものである。 - 特許庁 - The interface of a bus master element 31 and bus slave elements 32-1 to 32-n connected to the fast bus system of a serial structure where one of buses 34 and 35 is terminated and the other is unterminated, is provided with a current mode driving driver circuit operating by differentiation and/or a differential amplification receiver circuit.
バス３４，３５の一方が終端され、他方が無終端されたシリアル構造の高速バスシステムに接続されているバスマスタ素子３１とバススレーブ素子３２−１〜３２−ｎのインターフェイス部に、差動で動作する電流モード駆動型のドライバ回路及び／または差動増幅型のレシーバ回路を設けることを特徴としている。 - 特許庁 - The positional data of a work received from an image processor a through a serial communication line 11 being a general interface such as RS232C are converted from ASCII codes which are the data format of the image processor 2 into binary codes to be handled by a robot controller 2 and stored in the variable area A of a RAM 10.
画像処理装置２からＲＳ２３２Ｃなどの汎用インターフェースであるシリアル通信回路１１を介して受信したワークの位置データは、画像処理装置２のデータ形式であるアスキーコードからロボット制御装置２が扱う２進符号に変換されてＲＡＭ１０の変数エリアＡに格納される。 - 特許庁 - When there is no reply from the host even a predetermined time T0 after transmitting the PMREQ402 to the host, and continuing to receive a power management request (PMREQ401) from the host, the serial ATA interface control part 12 stops transmission of the PMREQ402 to the host, and returns a reply(PMNAK403) to negate the PMREQ401 from the host.
そして、ホストにＰＭＲＥＱ４０２を送信後、所定時間Ｔ０を経過してもホストから応答がなく、ホストからのパワーマネージメント要求（ＰＭＲＥＱ４０１）を受信し続ける場合、ホストへのＰＭＲＥＱ４０２の送信を止めるとともに、ホストからのＰＭＲＥＱ４０１を否定する応答（ＰＭＮＡＫ４０３）を返す。 - 特許庁 - To achieve this purpose, the disk drive unit includes: an electronic circuit board 5; a point hole part 3 for inspection, provided on the electronic circuit board 5; a serial interface connector 6 provided at the same end face of the electronic circuit board as the point hole part 3 for inspection; and a notch part 2 provided at the side of the point hole part 3 for inspection.
そしてこの目的を達成するために、本発明は、電子回路基板５と、前記電子回路基板５上には、検査用ポイント孔部３と、前記検査用ポイント孔部３と同じ前記電子回路基板端面にシリアルインターフェイスコネクタ６と、前記検査用ポイント孔部３の横に切欠部２と、を備えたものである。 - 特許庁 - At each input port (i), an SCAL element 1000 is provided with a reception protocol interface (PINT) 511 for processing a specified protocol corresponding to an adapter, to which the input port (i) is allocated, and a first sequential means 1160 for connection through a first serial communication link 1400 with a switch core.
それぞれの入力ポートｉに関して、ＳＣＡＬ要素（１０００）が、入力ポートｉを割り当てられたアダプタに対応する特定のプロトコルを処理するための受信プロトコル・インタフェース（ＰＩＮＴ、５１１）と、第１の直列通信リンク（１４００）によってスイッチ・コアに接続するための第１の逐次化手段（１１６０）とを含む。 - 特許庁 - To provide a DMA (direct memory access) controller, a printer, and a DMA control method that, even in a DMA transfer, transfers a USB (universal serial bus) packet with the amount of data corresponding to the DMA transfer by configuring the DMA transfer for a given amount of USB packet data to a USB interface controller.
ＵＳＢインタフェース制御装置に対する任意のデータ量のＵＳＢパケットデータのＤＭＡ転送を設定し、ＤＭＡ転送を行った場合においても、該ＤＭＡ転送に応じたデータ量のＵＳＢパケットを転送可能としたＤＭＡ制御装置、印刷装置、及びＤＭＡ制御方法を提供する。 - 特許庁 - The apparatus comprises: an interface for serial bus; hardware means for processing the real-time critical data packets; software means for processing the real time uncritical data packets; and a filter unit for passing the real-time critical data packets to the hardware means and passing the real time uncritical data packets to the software means.
本発明による装置は、シリアルバスのためのインタフェースと、前記リアルタイムクリティカルデータパケットを処理するハードウェア手段と、前記リアルタイム非クリティカルデータパケットを処理するソフトウェア手段と、前記リアルタイムクリティカルデータパケットを前記ハードウェア手段に、前記リアルタイム非クリティカルデータパケットを前記ソフトウェア手段にわたすフィルタユニットとから構成される。 - 特許庁 - To perform data transfer between respective modules, even in the case of using a transfer clock that is equal to or lower than the range of the operation frequency of the transmitting side driver circuit and the receiving side receiver circuit of an interface actually performing the data transfer in an image forming device, which performs data transfer between respective modules by utilizing a differential serial data bus.
各モジュール間のデータ転送を差動型シリアルデータバスを利用して行なう画像形成装置において、そのデータ転送を実際に行なうインタフェースの送信側のドライバ回路及び受信側のレシーバ回路の動作周波数範囲以下の転送クロックを用いる場合でも、各モジュール間のデータ転送を行なえるようにする。 - 特許庁 - A system includes a deserialising device which receives non-packet-based serialized high definition video information by using a physical Universal Serial Bus (USB) interface, deserialises the received non-packet-based deserialised high definition video information, and provides a high definition output signal to a video port using the deserialised high definition video information.
物理ユニバーサルシリアルバス（ＵＳＢ）インターフェースを用いて非パケットに基づく直列化された高精細ビデオ情報を受信し、該受信した非パケットに基づく直列化された高精細ビデオ情報を直列化解除し、直列化解除された高精細ビデオ情報を用いて高精細出力信号をビデオポートに供給する直列化解除器を含むシステム。 - 特許庁 - The DA converter evaluation and inspection apparatus is provided with a changeover switch SW21 between the DA converter 201 and the output end of a correlated double sampling circuit 101 and the input end of an AD converter 102, and is provided with a changeover switch SW12 between a serial interface 301 and the output end of a digital signal processor 103 and the output end of the DA converter 201.
ＤＡコンバータ２０１および相関二重サンプリング回路１０１の出力端とＡＤコンバータ１０２の入力端との間に切替スイッチＳＷ２１を設け、シリアルインターフェース３０１およびデジタルシグナルプロセッサ１０３の出力端とＤＡコンバータ２０１の出力端との間に切替スイッチＳＷ１２を設ける。 - 特許庁 - In read/write access to an (application specific semiconductor integrated circuit) 3S from a CPU 2, the CPU 2 notifies the ASIC 3S that the read/write access to the ASIC 3S will be made, and an ASIC 3M notifies a serial interface part 312S of the ASIC 3S of access information to be executed by the CPU 2.
ＣＰＵ２からＡＳＩＣ（特定用途向け半導体集積回路）３Ｓへのデータのリード・ライトアクセスを行う際に、ＣＰＵ２がまずＡＳＩＣ３Ｍに、ＡＳＩＣ３Ｓへリードアクセス又はライトアクセスを行うことを伝え、ＡＳＩＣ３ＭからＡＳＩＣ３Ｓのシリアルインターフェース部３１２Ｓへ、ＣＰＵ２が実行しようとしているアクセス情報を伝える。 - 特許庁 - The plurality of execution instructions are transmitted from the master control means through a serial communication interface to a queue buffer of the servo drive means and stored therein, and further the plurality of execution instructions sent from the queue buffer are received and calculated by a route locus point calculation means to generate a plurality of route locus points.
前記複数の実行命令はシリアル通信インターフェイスを介して、前記上位制御手段から前記サーボ駆動手段の待ち行列バッファに送信され格納されて、さらに前記待ち行列バッファが送出した前記複数の実行命令は経路軌跡点計算手段により受信されるとともに計算されて、複数の経路軌跡点が生成される。 - 特許庁 - To solve the problem with a foldable mobile terminal device or the like, wherein when a control device connected by a serial interface and a plurality of controlled devices are disposed in separate housings, a possibility of disconnection increases and also a flexible cable becomes wide due to an increase of the number of signals between housings so that it causes a cost increase or adverse effects on appearance design.
折り畳み式の携帯端末等で、シリアルインターフェースにて接続される制御デバイスと、被制御デバイス（複数）とが別々の筐体に配置される場合、筐体間の信号本数が多くなると断線の可能性が増大するだけでなく、フレキケーブルなどが広くなりコストアップや外観デザインへの悪影響の要因となる。 - 特許庁 - A method for storing subunit information acquires the subunit information from a target device including a subunit via a serial bus interface in a step 6, determines whether the subunit is the target to be controlled, based on the acquired subunit information in steps 11, 23, and preferentially stores information on the subunit determined as the target to be controlled into the nonvolatile memory in a step 13.
ステップ６においてサブユニットを含むターゲット機器からシリアルバスインターフェースを介してサブユニットの情報を取得し、ステップ１１、２３において、取得したサブユニット情報に基づいてそのサブユニットが制御対象か否かを判断し、ステップ１３において、制御対象と判断したサブユニットの情報を優先的に不揮発性メモリに記憶する。 - 特許庁 - The receiver is provided with a data processing/control section 6 that processes received message data outputted from a decode section 5 to provide an output of serial data and with a signal input output section 7 having input output circuits 71-7n having different interface conditions that is provided with an optical element circuit 70 selecting an input output circuit on the basis of external optical data.
デコード部５から出力される受信メッセージデータを処理してシリアルデータを出力するデータ処理／制御部６と、互いに異なるインタフェース条件の複数の入出力回路７１〜７ｎを設けた信号入出力部７に外部からの光データによって入出力回路を選択する光素子回路７０を設ける。 - 特許庁 - To provide a semiconductor integrated circuit device to which a nonvolatile memory and a volatile memory of a serial interface in which a boot program and a main program are stored are connected, for preventing external components from being increased, and for shortening a design period, and for preventing reticle costs from being generated in upgrading a boot program.
ブートプログラムとメインプログラムとが格納されたシリアルインタフェースの不揮発性メモリと、揮発性メモリとが接続される半導体集積回路装置であって、外部部品の増加を招くことがなく、かつ、設計期間の短縮化を図ることができ、かつ、ブートプログラムの改版時にレチクル費用が発生しないようにした半導体集積回路装置を提供する。 - 特許庁 - To provide a connection control circuit that can warrant a port connection management operation as expected by maintaining a suspending state of a port of a device connected by a 1394 serial interface even when a pulse width of an envelope signal from a reception circuit is wider than a pulse width of a Tone signal in a transmission side at the reception of the Tone signal by the port.
１３９４シリアルインタフェースで接続されている機器のポートにおいて、Ｔｏｎｅ信号受信時に、受信回路からの包絡線信号のパルス幅が送信側のＴｏｎｅ信号パルス幅よりも大きい場合においても、ポートのサスペンド状態を維持し、期待通りのポート接続管理動作を保証することができる接続制御回路を提供する。 - 特許庁 - The PHS terminal 10 shifts the terminal 10 itself to a registration mode on the basis of a command transmitted by a terminal controller 11 with serial interface communication on the basis of communication data received from the registration controller 4 through a repeater 5 for registration to perform master and slave registration with the repeater 7 that shifts itself to the registration mode.
ＰＨＳ端末１０は、登録制御装置４から登録用中継器５を介して受信した通信データに基づき端末制御装置１１がシリアルインタフェース通信によって送信してきたコマンドに基づいて自身が登録モードへ移行し、登録モードへ移行したＰＨＳ親子登録用中継器７と親子登録を行う。 - 特許庁 - This device is so structured that at least one or more light source devices 1, each comprising an external luminous energy control device 3 for generating a luminous energy control signal based on a luminous energy setting value from a light source device body 2 having a luminous energy feedback function and an external terminal 5 are connected to the external terminal 5 via a serial interface 4.
光量フィードバック機能を有した光源装置本体２及び外部端末５からの光量設定値に基づき、光量制御信号を生成する外部光量制御装置３から構成される少なくとも１台以上の光源装置１と外部端末５間をシリアルインタフェース４を介して接続した構成とした。 - 特許庁 - Transmission of electric signals between the main function units such as between the unit 120 and the unit 140, between the unit 140 and the units 150, 210, 220, 230, between the unit 150 and the LAN board 252, is performed by an interface such as PIC express (R) having features of bi-directional performance, serial and peer-to-peer performance.
メモリブリッジ部１２０ とＩ／Ｏブリッジ部１４０ との間、Ｉ／Ｏブリッジ部１４０ とスイッチ部１５０ 、画像取込部２１０ 、画像処理部２２０ 、および画像記録部２３０ との間、スイッチ部１５０ とＬＡＮボード２５２ など、主要機能部の間を、ピーシーアイエクスプレスなどの、双方向性、シリアル、ピアツーピアの特徴を持つインタフェースで電気信号の伝送をとる。 - 特許庁 - To provide a means for connecting an optional number of storage devices to be mounted on an optional number of server blades, an optional number of storage devices to be mounted on an optional number of storage blades, and an optional number of storage devices outside the blade servers and controlling all the storage devices in free combinations by using a Serial Attached SCSI (SAS) interface in a blade server device.
ブレードサーバ装置において、Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ（ＳＡＳ）インターフェースを用いて、任意の台数のサーバブレードに搭載する任意の台数の記憶装置と、任意の台数のストレージブレードに搭載する任意の台数の記憶装置と、ブレードサーバ外にある任意の台数の記憶装置を接続し、全ての記憶装置を自由な組み合わせで制御する手段を提供する。 - 特許庁 - This device comprises the plurality of ASICs 2, 3 connected to different power sources, respectively, the high-speed serial interface 4 comprising the AC coupling to connect the plurality of ASICs in order to transfer images among the plurality of ASICs, and a means for blocking bus control among the plurality of ASICs according to a plurality of power saving modes and turning off power of the plurality of ASICs.
異なる電源にそれぞれ接続された複数のＡＳＩＣ２、ＡＳＩＣ３と、前記複数のＡＳＩＣの間で画像転送を行うため、複数のＡＳＩＣを接続するＡＣカップリングを備えた高速シリアルインターフェース４と、複数の省エネモードに応じて前記複数のＡＳＩＣ間のバス制御を遮断し、複数のＡＳＩＣの電源をＯＦＦとする手段とを備える。 - 特許庁 - The first safety device includes: a connector to which the second safety device having the serial bus interface is installed; a circuit detecting the connection of the second safety device with the first safety device; and an input selection means selecting any one of an input of the safety signal directly input by direct connection, an input of the safety signal from the second safety device, and an input of both signals.
第１安全装置にはシリアルバスインターフェースを持つ第２安全装置を装着可能なコネクタを備え、前記第２安全装置の接続されたことを検出する回路を備え、直接接続入力される安全信号を入力するか、前記第２安全装置からの安全信号を入力とするか、又は両方の信号を入力するか、入力の選択手段をもつ。 - 特許庁 - Accordingly, an accurate operating time of the serial peripheral interface circuit is predictable by the hardware automatic control method and data of a transmission speed and data of a transmission length of transmission data are separated and the data of a transmission speed are transmitted in advance during data frame transmission so that critical timing can be precisely adjusted in a short inter frame time period.
したがって、本発明によると、ハードウェア自動制御方式により直列周辺装置インタフェース回路の正確な動作時間が予測可能であり、かつ伝送データに対する伝送速度データと伝送長さデータとを分離してデータフレーム伝送中に伝送速度データを予め伝送することによって、短いインタフレーム時間の間に臨界時点を正確に調節することができる。 - 特許庁 - A method for determining a data rate in a serial interface channel for a programmable logic device operating at a clock rate includes; monitoring the channel for occurrence of a single bit transition, and concluding that the data rate is virtually a multiple of the clock rate based on detection of a plurality of single bit transitions in a predefined duration.
クロックレートにおいて動作しているプログラマブルロジックデバイスのシリアルインターフェースチャネルにおけるデータレートを決定するための方法であって、この方法は、単一ビット遷移の発生について、チャネルをモニタすることと、所定の継続時間における複数個の単一ビット遷移の検出に基づいて、データレートは実質的にクロックレートの倍数であると結論付けることとを包含する、方法。 - 特許庁 - To provide a LAN adaptor whose communication time with the center can be reduced by emulating a communication procedure between the center and a terminal while solving a problem that a conventional LAN adaptor has a bottle neck of a low communication speed between the conventional LAN adaptor and a terminal employing a serial interface for transmission/reception with respect to the response time when the center transmits request data to the terminal.
従来のＬＡＮアダプタは、センタから端末に要求データを送信した際の応答時間において、シリアルインタフェースで送受信しているＬＡＮアダプタと端末間の通信速度が低速でネックであるという問題点があったが、本発明は、センタと端末の通信手順をエミュレートすることにより、センタにおけるＬＡＮアダプタとの通信時間を短くすることのできるＬＡＮアダプタを提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
