「static random-access memory」を含む例文一覧(96)
＜前へ 1 2- A synchronous random access memory device is manufactured as a dynamic storage device or a static storage device.
前記の同期ランダムアクセスメモリ装置はダイナミック記憶装置またはスタティック記憶装置として製作される。 - 特許庁 - DISTRIBUTED DECODING SYSTEM AND METHOD FOR IMPROVING DENSITY OF STATIC RANDOM ACCESS MEMORY (SRAM)
スタティックランダムアクセスメモリ（ＳＲＡＭ）の密度を向上させるための分散型復号化システムおよび方法 - 特許庁 - To provide an SRAM (Static Random Access Memory) using a carbon nanotube (CNT) thin film.
炭素ナノチューブ（ＣＮＴ：Ｃａｒｂｏｎ ＮａｎｏＴｕｂｅ）薄膜を利用したＳＲＡＭを提供する。 - 特許庁 - To provide a semiconductor memory provided with an interface having interchangeability with an interface of a normal static random access memory.
通常のスタティック・ランダム・アクセス・メモリのインターフェイスと互換性を有するインターフェイスを備える半導体記憶装置を提供する。 - 特許庁 - METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, THE SEMICONDUCTOR DEVICE, STATIC RANDOM ACCESS MEMORY DEVICE AND PORTABLE ELECTRONIC APPARATUS
半導体装置の製造方法、並びに半導体装置、スタティック型ランダムアクセスメモリ装置及び携帯電子機器 - 特許庁 - To provide a virtual static random access memory device having a function for refreshing data of a memory cell by using a dynamic memory cell and its driving method.
ダイナミック型メモリセルを使用し、メモリセルのデータをリフレッシュさせる機能を有する仮想型スタティックランダムアクセスメモリ装置及びその駆動方法を提供する。 - 特許庁 - To provide a high voltage generator being suitable for adopting to a semiconductor memory which has a memory cell refreshing stored data, in which a refresh-function is performed internally and which is operated with timing conditions such as that of a SRAM(static random access memory) product, and a high voltage supply method.
貯蔵されたデータをリフレッシュすべきメモリセルをもち、内部的にリフレッシュ機能を行いながら、外部的にはSRAM（static random access memory）製品のようなタイミング条件で動作する半導体メモリ装置に採用するに適合した高電圧発生器及び高電圧供給方法を提供するにある。 - 特許庁 - An SRAM (Static Random Access Memory) system 1 has an SRAM array 2, a storage part 3, a search part 4 and a power control part 5.
ＳＲＡＭシステム１は、ＳＲＡＭアレイ２と、格納部３と、検索部４と、電力制御部５とを有している。 - 特許庁 - To provide static random access memory cells which have a faster driving current and smaller short channel effect.
より速い駆動電流およびより小さな短チャネル効果を備え、微細化されたスタティック・ランダム・アクセス・メモリ・セルを提供する。 - 特許庁 - To provide a data processing apparatus capable of reducing a chip area by reducing the number of buffer SRAMs (Static Random Access Memory).
バッファＳＲＡＭの個数を減らしてチップ面積を削減することが可能なデータ処理装置を提供すること。 - 特許庁 - To use a memory cell having a small number of elements as an SRAM (Static Random Access Memory) by preventing a case where the data are written or read to or from a memory cell and the memory cell is refreshed at the same time.
メモリセルのデータの書き込み又は読み出しとメモリセルのリフレッシュとが同時に行われることを防止することにより、素子数の少ないメモリセルをＳＲＡＭとして用いる。 - 特許庁 - To dissolve increase in parasitic capacitance load of word lines or reduction in yield due to wiring particles in a 6-transistor SRAM (static random access memory) memory cell having a horizontal memory cell layout.
横型メモリセルレイアウトの６トランジスタ型ＳＲＡＭメモリセルにおいて、ワード線の寄生容量負荷の増大や、配線パーティクルによる歩留低下を解消する。 - 特許庁 - To provide a semiconductor device, capable of reducing wiring layers necessary for a SRAM (static random access memory) cell, and to provide the designing method of the same.
ＳＲＡＭセルに必要な配線層を減らすことができる半導体装置及びその設計方法を提供すること。 - 特許庁 - To provide a static random access memory (SRAM) having a decreased leakage current during an active mode and to provide its operating method.
アクティブモードの間、減少した漏洩電流を有するスタティック・ランダム・アクセス・メモリ(SRAM)及びその動作方法を提供すること。 - 特許庁 - A sound source LSI (Large Scale Integration) includes: a CPU including a built-in RAM (Random Access Memory); the sound source section for generating musical sound signals; and a SRAM (Static Random Access Memory) 403 for storing programs and tone data supplied from outside of the sound source LSI.
音源ＬＳＩは、内蔵ＲＡＭを備えたＣＰＵと、楽音信号を生成する音源部と、音源ＬＳＩの外部から供給されるプログラムと音色データを格納するＳＲＡＭ４０３を備える。 - 特許庁 - To attain high speed reading in by preventing data reading from being impossible at the time of composing an SRAM(static random access memory) circuit by a four-transistor memory cell.
４ＴｒメモリセルでＳＲＡＭ回路を構成時に、データの読み出し不能を未然に防止し、高速な読み出しを可能にしたＳＲＡＭ回路の提供。 - 特許庁 - To detect minute defect existing in a PMOS load transistor of an SRAM (Static Random Access Memory) memory cell without extremely increasing circuit area and at high speed.
回路面積を極端に増大させることなく、かつ高速に、ＳＲＡＭメモリセルのＰＭＯＳ負荷トランジスタに存在する微小欠陥を検出すること。 - 特許庁 - The static random access memory cells 300 contain two non-planar pass-gate transistors having one or more fins on a semiconductor substrate.
スタティック・ランダム・アクセス・メモリ・セル３００は、半導体基板上の１つ以上のフィンを備える２つの非プレーナ型パスゲート・トランジスタを備える。 - 特許庁 - A phase change memory may be replaced with a low-cost NAND flash because the phase change memory may have sufficiently low cost, and the phase change memory may be replaced with a static random access memory and/or a random access memory in buffer memory packaged in combination with a NAND flash memory because the phase change memory has sufficiently high performance.
相変化メモリは十分に低コストであることが可能であるため、低コストのＮＡＮＤフラッシュと置き換えることが可能であり、相変化メモリは十分高い性能を有するため、ＮＡＮＤフラッシュメモリを伴ってパッケージングされるバッファメモリにおいてスタティックランダムアクセスメモリ及び／又はランダムアクセスメモリと置き換えることが又できる。 - 特許庁 - An extra bus control apparatus 2 comprises a first and a second extra bus controllers 15 and 16 corresponded respectively to a plurality of devices, such as a SRAM (Static Random Access Memory) and a DRAM (Dynamic Random Access Memory) connected to an extra bus EXBUS, and an extra bus arbiter 17.
外部バス制御装置２は、外部バスＥＸＢＵＳに接続された複数の装置（例えば、ＳＲＡＭ、ＤＲＡＭ）に各々対応した第１及び第２バスコントローラ１５、１６と、外部バスアービタ１７とを有している。 - 特許庁 - The technique maintains compatibility with a static random access memory (SRAM) having a wide byte and a flash memory having a fixed input output byte by selectively activating the byte of data being inputted and outputted and changes a program using the nonvolatile ferroelectric register in a software type method.
このような本発明は、入出力されるデータのバイトを選択的に活性化させワーイドバイトを有するＳＲＡＭ（Static Random Access Memory）、及び固定された入出力バイトを有するフラッシュメモリとの互換性を維持することができ、不揮発性強誘電体レジスタを利用してソフトウェア的な方法でプログラムを変更することができるようにする。 - 特許庁 - To improve user's convenience and to surely hold safety in a microcomputer using a SRAM (Static Random Access Memory) for storing setup data or the like to be held.
保持したい設定データなどの記憶にＳＲＡＭを用いたマイコンにおいて、ユーザの利便性を高めると共に、安全性を確実に保つ。 - 特許庁 - The active matrix display device 1 has static random access memory (SRAM) devices 5 and digital to analog converters (DAC) 6, which are both allocated to each of sub-pixels 3 of a divided pixel 2.
アクティブマトリクス型の表示装置１は、画素２が分割されたサブ画素３の各々に設けられたＳＲＡＭ５とＤＡＣ回路６を備える。 - 特許庁 - To provide a semiconductor integrated circuit device, such as a high-performance semiconductor integrated circuit device whose soft errors of a SRAM(static random access memory) are reduced.
半導体集積回路装置、例えば、ＳＲＡＭのメモリセルのソフトエラーを低減させた高性能の半導体集積回路装置を提供する。 - 特許庁 - To provide a dynamic type semiconductor memory device being refresh-controlled, or not which has an interface having interchangeability with a static random access memory and can perform stably internal operation.
スタティック・ランダム・アクセス・メモリと互換性を有するインターフェイスを有しかつ安定に内部動作を行なうことのできるリフレッシュ制御フリーのダイナミック型半導体記憶装置を提供する。 - 特許庁 - To operate an SRAM (static random access memory) circuit at a state that an operation margin is reduced, particularly in a low power source voltage state by increasing or optimizing the operation margin of the SRAM circuit.
ＳＲＡＭ回路の動作マージンを増加または最適化し、動作マージンが下がった状態とくに低電源電圧状態でＳＲＡＭ回路を動作させる。 - 特許庁 - To provide contacts of P well and N well and, suitably, a low cost SRAM (static random access memory) cell having a P+ a diffusion intersection section to ground.
ＰウェルおよびＮウェルのコンタクトおよび好ましくはグランドへのＰ＋拡散交差部を有する低コストＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）セルを提供すること - 特許庁 - To provide a control circuit and a control method for enabling a CPU to perform normal processing even though information to be stored in an SRAM (static random access memory) is damaged by the influence of noise, etc.
ノイズなどの影響により、ＳＲＡＭに記憶される情報が壊れても、ＣＰＵが正常な処理を行うことが可能な制御回路および制御方法を提供する。 - 特許庁 - In a region ACT, 56 metal balls 106 which are connected with the bonding pads of an SRAM(static random access memory) chip 101 and the bonding pads of a FLASH memory chip 102 are formed, for example in a grid pattern.
領域ＡＣＴ内において、ＳＲＡＭチップ１０１のボンディングパッドとＦＬＡＳＨメモリチップ１０２のボンディングパッドと電気的に接続されている金属ボール１０６は、例えば格子形状に５６個形成されている。 - 特許庁 - A camera 10 is a digital camera, having the functions of recoding and reproducing moving video, static image and voice and has two media slots, to which two recording media 45, 46 capable of random access are attached at the same time, and a memory unit (inner medium) 70 capable of random access to the inside of the camera 10.
カメラ１０は、動画、静止画及び音声の記録再生機能を備えたデジタルカメラであり、ランダムアクセス可能な２つの記録メディア４５、４６を同時に装着可能な２つのメディアスロットを有するとともに、カメラ１０内部にランダムアクセス可能な記憶装置（内部メディア）７０を備えている。 - 特許庁 - A dummy memory cell 3 of this SPRAM (Static Random Access Memory) is formed by replacing P channel MOS transistors (TRs) 21 and 22 for loading a normal memory cell 2 with N channel MOS TRs 27 and 28, applying a power source potential VDD to a memory node N2 and applying the ground potential GND to the source of the MOS TR 27.
このＳＲＡＭのダミーメモリセル３は、正規のメモリセル２の負荷用のＰチャネルＭＯＳトランジスタ２１，２２をＮチャネルＭＯＳトランジスタ２７，２８で置換し、記憶ノードＮ２に電源電位ＶＤＤを与え、ＮチャネルＭＯＳトランジスタ２７のソースに接地電位ＧＮＤを与えたものである。 - 特許庁 - The semiconductor device includes the pixel controller and driver of a liquid crystal display, and/or an image sensor, a static random access memory(SRAM), a silicon on insulator(SOI), and a three-dimensional integration circuit device.
半導体デバイスには、液晶表示装置の画素コントローラ及びドライバ並びに、イメージセンサ、スタティックランダムアクセスメモリ（ＳＲＡＭ）、シリコンオンインシュレータ（ＳＯＩ）、及び３次元集積化回路デバイスが含まれる。 - 特許庁 - A SRAM(static random access memory) chip generates address A0' signal-address A18' signal, based on counts of an external clock signal by counters (T flip-flop 120-0 to 0-120-17) in a burn-in mode.
ＳＲＡＭチップは、バーンインモード中、カウンタ（Ｔフリップフロップ１２０−０〜１２０−１７）による外部からのクロック信号のカウントをもとにして、アドレスＡ０′信号〜アドレスＡ１８′信号を生成する。 - 特許庁 - To provide an SRAM (Static Random Access Memory) which can reduce a memory cell area effectively while ensuring a margin for mask misregistration or the like in the formation of a gate wiring and a contact hole or the like.
ゲート配線やコンタクトホール等の形成の際のマスクずれ等に対するマージンを確保しながら、メモリセル面積を効率的に縮小することが可能なＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を提供する。 - 特許庁 - To provide a processor system allowing prevention of reduction of system performance without drastically expanding circuit size when a defect is present in a part of a word line of an SRAM (Static Random Access Memory) used for a cache memory or even when a part of the word line fails.
キャッシュメモリに使用されるＳＲＡＭのワードラインの一部に欠陥がある場合やワードラインの一部が故障してしまった場合であっても、回路サイズを大幅に拡大することなく、システム性能の低下を防止することができるプロセッサシステムを提供すること。 - 特許庁 - An SRAM (Static Random Access Memory) includes a P-channel MOS transistor 1 having a comparatively high conduction resistance value which is connected between a one end of a memory cell power source wiring MVL and a line of power source potential VDD', the power source wiring MVL being provided for each row and connected to a power source node of corresponding row.
このＳＲＡＭは、各行に対応して設けられて対応の行のメモリセル電源配線ＭＶＬの一方端と電源電位ＶＤＤ′のラインとの間に接続され、比較的高い導通抵抗値を有するＰチャネルＭＯＳトランジスタ１を備える。 - 特許庁 - To provide an SRAM (Static Random Access Memory) cell circuit which makes a dedicated read line unnecessary by suppressing limiting conditions on transistor dimensions in ensuring certain write operation and read operation and reducing the number of transistors used, and to provide its driving method.
書き込み動作や読み出し動作を確実にすることに伴うトランジスタ寸法への制約条件を抑制し、使用トランジスタ数を少なくし、読み出し専用線を不要とするＳＲＡＭセル回路およびその駆動方法を提供する。 - 特許庁 - One of the source area and drain area of a TFT 21 for selection is connected to one of source signal lines 23 and the other is connected to the input side of an SRAM (static random access memory) 24, whose output side is connected to a light emitting element 25.
選択用ＴＦＴ２１のソース領域とドレイン領域のうち、一方をソース信号線２３の１つと、他方をＳＲＡＭ２４の入力側とそれぞれ接続し、ＳＲＡＭ２４の出力側と発光素子２５とを接続する。 - 特許庁 - The semiconductor memory device is equipped with: a SRAM (Static Random Access Memory) cell 10 provided with first and second driving transistors N3, N4 which constitute a pair of inverters; and a circuit 11 for applying a voltage lower or higher than a grounding voltage to one end of current routes of the first and second driving transistors.
半導体記憶装置は、一対のインバータを構成する第１、第２駆動トランジスタＮ３、Ｎ４を備えたＳＲＡＭセル１０と、前記第１、第２駆動トランジスタの電流経路の一端に接地電圧よりも低いかまたは高い値の電圧を印加する回路１１とを具備する。 - 特許庁 - To prevent propagation of a soft error between adjoining column groups in a static random access memory comprising a semiconductor substrate on which a first conductivity type common well is formed, and a memory cell array consisting of memory cells arranged in matrix in the common well on the semiconductor substrate, so that a group of memory cells connected with a common bit line while being arranged in the column direction forms a memory cell column.
第１の導電型の共通ウェルが形成された半導体基板と、前記半導体基板上の前記共通ウェルに行列状に配列されたメモリセルよりなり、列方向に整列して共通のビット線に接続される一群のメモリセルがメモリセルカラムを形成するメモリセルアレイからなるスタティックランダムアクセスメモリにおいて、隣接カラム群間のソフトエラーの伝搬を抑制する。 - 特許庁 - To provide a SRAM (Static Random Access Memory) cell capable of performing reading and writing operations simultaneously without collision while reducing a size of cell, by providing a dual port SRAM cell constituted of six transistors.
６個のトランジスタから構成されたデュアルポートＳＲＡＭセルを提供することによって、セルのサイズを縮小しながらも読み出しと書き込みが衝突なし同時に可能にしたＳＲＡＭ(Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ)セルを提供すること。 - 特許庁 - The device includes a plurality of static random access memory cells 300 each of which includes a pair of driver transistors 302a and 302b each including a pFET, a pair of load transistors 304a and 304b each including an nFET, and a pair of transfer gates 306a and 306b each including a pFET.
ｐＦＥＴからなる一対のドライバトランジスタ３０２ａ、３０２ｂと、ｎＦＥＴからなる一対の負荷トランジスタ３０４ａ、３０４ｂと、ｐＦＥＴからなる一対のトランスファゲート３０６ａ、３０６ｂとからなる複数のスタティックランダムアクセスメモリセル３００を具備する。 - 特許庁 - A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.
真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁 - In this DMD(digital micromirror device), an SRAM(static random access memory) 12 is monolithically formed on the principal surface of a silicon substrate 10 as an address circuit for one cell, and a reflection type digital optical switch or an optical modulation element 16 for one cell made of a metal with three layers such as aluminum is monolithically formed on the SRAM12 through an oxide film 14.
このＤＭＤにおいては、シリコン基板１０の主面に１セル分のアドレス回路としてＳＲＡＭ１２がモノシリックに形成されるとともに、このＳＲＡＭ１２の上に酸化膜１４を介して三層の金属たとえばアルミニウムからなる１セル分の反射型ディジタル光スイッチまたは光変調素子１６がモノシリックに形成されている。 - 特許庁 - An SDRAM (static and dynamic random access memory) module MMD is constituted of macro selection circuits MSE0 to 3 to select whether or not instructions from the outside is carried out, operation registers provided in the macro selection circuits so that the instructions selected by the macro selection circuits are programmed from the outside and SDRAMs 10 to 13 to be operated by receiving instructions from the macro selection circuits.
ＳＤＲＡＭモジュールＭＭＤを、外部からの命令を実行するか否かを選択するマクロ選択回路ＭＳＥ０〜３と、このマクロ選択回路が選択する命令を外部よりプログラムできるようにマクロ選択回路内に設けたオペレーションレジスタと、マクロ選択回路からの指示を受けて動作するＳＤＲＡＭ１０〜１３により構成する。 - 特許庁 - A data transfer circuit 30 is configured by an SRAM (Static Random Access Memory) 304 for once storing the data transferred from the CPU, a bus switch 302 for disconnecting the SRAM 304 from a bus 11 after the data is stored into the SRAM 304, and a logic circuit 306 for reading the data out of the SRAM 304 and for supplying the data to a decoder 32.
ＣＰＵから転送されたデータを一旦格納するためのＳＲＡＭ３０４と、ＳＲＡＭ３０４にデータが格納された後、当該ＳＲＡＭ３０４をバス１１から切り離すバススイッチ３０２と、ＳＲＡＭ３０４からデータを読み出して、デコーダ３２に供給するロジック回路３０６とによって、データ転送回路３０を構成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
