「storage array」を含む例文一覧(745)
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 14 15 次へ＞- The redundancy data storage circuit of the semiconductor memory includes: a memory cell array; a write driver configured to write redundancy data in the memory cell array in response to a test signal; and a sense amplifier configured to detect and output the redundancy data recorded on the memory cell in response to a read signal.
本発明に係る半導体メモリのリダンダンシデータ格納回路は、メモリセルアレイと、テスト信号に応じてリダンダンシデータをメモリセルアレイに記録するように構成された書き込みドライバと、読み出し信号に応じて、前記メモリセルに記録されたリダンダンシデータを感知して出力するように構成されたセンスアンプとを備えることを特徴とする。 - 特許庁 - The positional information terminal 100 restores the received pieces of data, stores them in two-dimensional array of a storage device 108, calculates the index in the two-dimensional array based on the latitude and longitude data which the GPS module 105 outputs, acquires the current position and address on a map and displays them on an LCD display panel 104.
位置情報端末１００は受信したデーターを復元して記憶装置１０８の２次元配列に格納し、ＧＰＳモジュール１０５が出力する緯度経度データーをもとに２次元配列におけるインデックスを算出して、地図上の現在位置及びアドレスを取得し、ＬＣＤ表示パネル１０４に表示する。 - 特許庁 - A semiconductor storage device in an embodiment includes a first reference cell RC arranged in a first cell array 10-1 and a plurality of first fuse cells FC which are arranged in the first cell array 10-1 and which are arranged in the same row or column as the row or column in which the first reference cell RC is arranged.
実施形態による半導体記憶装置は、第１セルアレイ１０−１内に配置された第１参照セルＲＣと、第１セルアレイ１０−１内に配置され、第１参照セルＲＣが配置されたロウ又はカラムと同一のロウ又はカラムに並べられた複数の第１フューズセルＦＣと、を具備する。 - 特許庁 - An access control circuit 130 controls read-out operation and write-in operation of data among the memory cell array, the register circuit, and the input/output port depending on a result of comparison for coincidence between a register storage address and an input address signal and whether write-in operation of data stored in a register for the memory cell array is finished or not.
アクセス制御回路１３０は、レジスタ格納アドレスと入力アドレス信号との一致比較結果およびレジスタ格納データのメモリセルアレイへの書込動作完了の有無に応じて、メモリセルアレイとレジスタ回路と入出力ポートとの間におけるデータの読出動作および書込動作を制御する。 - 特許庁 - A program stored in a storage device is read, partial compression for replacing an element local only inside a loop nest in a view from the whole program among elements of the array inside a loop nest in the program with a scalar variable is executed, and access to an origin array is inserted into the program to a non-local element.
記憶装置に格納されているプログラムを読み出し、該プログラムにおけるループネスト内の配列の要素のうちで、プログラム全体から見て該ループネスト内でのみローカルな要素をスカラー変数に置き換える部分圧縮を行い、ローカルでない要素に対しては元の配列へのアクセスをプログラム内に挿入する。 - 特許庁 - An address storage part 140 stores a threshold value memory address for dividing the memory cell array 110 into a first block for storing one bit data for each memory cell and a second block for storing one bit data for each pair of memory cell.
アドレス記憶部１４０は、メモリセル毎に１ビットデータを記憶させる第１ブロックと、メモリセル対毎に１ビットデータを記憶させる第２ブロックとにメモリセルアレイ１１０を分けるための閾値メモリアドレスを記憶する。 - 特許庁 - To provide a semiconductor storage capable of reducing power consumption by charge/discharge currents, such as a bit line, and power consumption by the gate leak current of a memory cell in a unselective array.
ビット線などの充放電電流による消費電力を低減させるとともに、非選択列におけるメモリセルのゲートリーク電流による消費電力を低減させることも可能な半導体記憶装置を提供する。 - 特許庁 - A semiconductor storage device comprises a memory cell array 23, a Y decoder circuit 21, an X decoder circuit 22, a sense amplifier circuit 24, a Y gate circuit 25, a high voltage generation circuit 2, a high voltage regulating circuit 30, and a voltage adjustment circuit 30A.
メモリセルアレイ２３、Ｙデコーダー回路２１、Ｘデコーダー回路２２、センスアンプ回路２４、Ｙゲート回路２５、高電圧発生回路２、高電圧レギュレート回路３０、電圧調整回路３０Ａなどで構成される。 - 特許庁 - The semiconductor storage device includes a memory cell array (MCA), a first buffer (RXK), a second buffer (RXC), first circuits (101, 102, 103), a second circuit (104), a first DLL circuit (RXDLL), and a second DLL circuit (TXDLL).
メモリセルアレイ（ＭＣＡ）、第１バッファ（ＲＸＫ）、第２バッファ（ＲＸＣ）、第１回路（１０１，１０２，１０３）、第２回路（１０４）、第１ＤＬＬ回路（ＲＸＤＬＬ）、及び第２ＤＬＬ回路（ＴＸＤＬＬ）を設ける。 - 特許庁 - To provide a lock control technology for a storage system eliminating a factor of creating contradiction of configuration information in a disk array device in exclusive lock management common between in-band/out-of-band.
Ｉｎ−Ｂａｎｄ／Ｏｕｔ−ｏｆ−Ｂａｎｄ間共通の排他ロック管理において、ディスクアレイ装置内の構成情報の矛盾を作り出す要因を無くすことができるストレージシステムのロック制御技術を提供する。 - 特許庁 - To provide a semiconductor storage device wherein, with a matrix array comprising a memory cell of less elements, the destruction or disturbance of data is eliminated at reading or erasing/writing of the data of memory cell.
メモリセルのデータの読み出しまたは消去・書き込みにおけるデータの破壊およびディスターブを皆無とし、かつ少ない素子からなるメモリセルでマトリクスアレイを構成した半導体記憶装置を提供することを目的とする。 - 特許庁 - An LED array control section 34 performing drive control of an LED print head 7 comprises a quantity of light correction data storage section 35, an image signal processing section 42, a control signal generating section 43, and an image data correcting section 44.
ＬＥＤプリントヘッド７を駆動制御するＬＥＤアレイ制御部３４は、光量補正データ記憶部３５、画像信号処理部４２、制御信号生成部４３、画像データ補正演算部４４により構成されている。 - 特許庁 - To make influence given to an area of a semiconductor memory device due to installation of a redundant memory cell array and a high-sensitive redundant sense amplifier, which have large areas, in the semiconductor storage device comparatively small.
半導体記憶装置に面積の大きな冗長メモリセルアレイ、高感度冗長センス増幅器を設けることによる、半導体記憶装置の面積に与える影響を比較的小さくすることが課題である。 - 特許庁 - The planar lipid double membrane array device includes the main flow channel extending from a liquid sending port and a storage tank connection part composed of a plurality of the discharge flow channels branched from the main flow channel to be arranged in parallel to each other.
本発明の平面脂質二重膜アレイ装置は、送液口から延びる主流路と、前記主流路が分岐して並列に配置される複数の排出流路からなる貯液槽接続部とを含む。 - 特許庁 - The semiconductor storage device is provided with; a memory array which includes a plurality of memory cells which have magnetoresistive elements and reference cells; and a reading circuit 9 which reads out the data of selection cells selected from among the plurality of memory cells.
磁気抵抗素子を有する複数のメモリセル及び参照セルを含むメモリアレイと、複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路９とを具備する半導体記憶装置を用いる。 - 特許庁 - Consequently, the failure caused by the lowering of the etching accuracy in the end region of the memory cell array and the yield and operational reliability of the storage device can be improved with hardly causing increase in the chip size of the device.
メモリセルアレイ端の領域のエッチング精度の低下に起因した不良を防ぐことができ、チップサイズの増加をほとんど招くことなく、歩留まりが高く且つ動作の信頼性の高い動作を実現できる。 - 特許庁 - To provide a data array storage apparatus capable of storing error information not to lose real time properties and also not to interfere reading/ writing of data when reading/writing the data in real time or continuously from outside.
外部からリアルタイムに又は連続的にデータを読み書きする場合に、リアルタイム性を損なわずかつ当該データの読み書き込みの妨げにならないようにエラー情報を保存するデータアレイ記憶装置を提供する。 - 特許庁 - Either a first portion or a second smaller portion of data retrieved from a storage array is loaded into a data buffer in accordance with a prefetch mode selection, and then output from a memory device via a signaling interface.
記憶アレイからリトリーブされたデータの第１の部分またはより小さな第２の部分のどちらかが、プリフェッチモード選択に従ってデータバッファにロードされ、次に、信号インタフェースを介してメモリ装置から出力される。 - 特許庁 - Individual storage elements in the multi-thread register/array can be disabled, access to a hardware register correlated with the thread to generate a failure or access to individual bits in the hardware register can be disabled.
マルチスレッド・レジスタ／アレイ内の個々の記憶要素を不能にすることができ、また、障害を起こしたスレッドに関連づけられたハードウェア・レジスタへのアクセス、又はハードウェア・レジスタ内の個々のビットへのアクセスを不能にすることができる。 - 特許庁 - The disk array device 1 has a CM 130 in a DKC 10 for controlling data storage to HDDs 30, and performs data I/O processing to the HDDs 30 in response to I/O requests from a host 2.
ディスクアレイ装置１は、ＨＤＤ３０に対するデータの記憶を制御するＤＫＣ１０にＣＭ１３０を有し、ホスト２からのＩ/Ｏ要求に応じてＨＤＤ３０に対するデータＩ/Ｏ処理を行う。 - 特許庁 - The storage container 1 comprises a synthetic resin container body 2 for storing semiconductor wafers in an array and a synthetic resin lid 4 for sealably covering an opening of the container body 2 via a gasket 3.
収納容器１を、半導体ウェーハを整列収納する合成樹脂製の容器本体２と、容器本体２の開口部をガスケット３を介しシール可能に被覆する合成樹脂製の蓋体４とから構成する。 - 特許庁 - The disk array part 10 performs recording and reproduction, in parallel with respect to a plurality of hard disk devices, can improve storage capacity and transfer speed and can attain reliability which is higher than that of a single- disk device.
このディスクアレイ部１０は、複数のハードディスク装置に対して並列的に記録再生を行い、記憶容量と転送速度を向上することができ、単独のディスク装置よりも高い信頼性を得ることが出来る。 - 特許庁 - At a position adjacent to the in-station optical cable storage part below the array board group part 16 at the right-side front part in the rack 10, a splitter unit group part 14 where splitter units 4 are installed is arranged.
架１０内の右側前部における整列盤群部１６の下方で所内光ケーブル収容部１１に隣接した位置には、複数のスプリッタユニット４が設置されたスプリッタユニット群部１４が配置されている。 - 特許庁 - The electrooptic device is provided with a pixel electrode (9a), TFTs (30) connected to the pixel electrode, data lines (6a) and scanning lines (3a) connected to the TFTs, and a storage capacity (70), which are formed on a TFT array substrate (10).
電気光学装置は、ＴＦＴアレイ基板（１０）上に、画素電極（９ａ）と、これに接続されたＴＦＴ（３０）と、これに接続されたデータ線（６ａ）及び走査線（３ａ）と、蓄積容量（７０）とを備える。 - 特許庁 - To solve the problem of the presence of a pattern where a short-circuit failure is not detected during main bit line leakage inspection to screen an initial short-cirucit failure in a semiconductor storage device constituted of a memory array where main bit lines intersect each other.
主ビット線を交差させたメモリアレイ構成をとる半導体記憶装置において、初期短絡故障をスクリーニングするための主ビット線リーク検査で、短絡故障を検出できないパターンが存在する。 - 特許庁 - The workpiece array system 1 comprises a storage device 10 in which nuts 11 are stored, a take-out table 30 on which the nut 11 is mounted and a robot 20 for holding and taking out the nut 11 from the table 30 and arraying it.
ワーク整列システム１は、ナット１１が収容された収容装置１０と、ナット１１が載置される取り出し台３０と、この取り出し台３０からナット１１を把持して取り出して整列するロボット２０と、を備える。 - 特許庁 - Disclosed are the apparatus and associated method for a dual active-active array storage system with a first controller with top level control of a first memory space and a second controller with top level control of a second memory space.
第１のメモリスペースのトップレベル制御を有する第１のコントローラと第２のメモリスペースのトップレベル制御を有する第２のコントローラとを有するデュアル・アクティブ−アクティブ・アレイ記憶システムに対する装置および関連する方法。 - 特許庁 - A disk array sub system 300 is provided with a master volume 341 storing master data, a snapshot volume 342 to be a duplicate volume, and a shared pool volume 343 to be the actual storage destination of the duplicate data.
ディスクアレイ・サブシステム３００は、マスタ・データを記憶したマスタ・ボリューム３４１と、複製ボリュームとなるスナップショット・ボリューム３４２と、複製データの実際の格納先となる共有プール・ボリューム３４３を備えている。 - 特許庁 - This can increase the degree of integration of the semiconductor storage device, as compared with the case in which the driver circuit and the memory cell array are provided on the same plane of the substrate including the single-crystal semiconductor material.
したがって、単結晶半導体材料を含む基板に駆動回路及びメモリセルアレイを同一平面に設ける場合と比較して、当該半導体記憶装置の集積度を高めることが可能となる。 - 特許庁 - To provide a semiconductor device and a data storage apparatus in which data can be transferred at high speed and with small current consumption when a large amount of data on a cell array is basically read or written serially.
セルアレイ上の大量のデータを基本的に、シリアルに読み出し、若しくは書き込みを行うときに、高速かつ、少ない消費電流でデータの転送を行える半導体装置およびデータ記憶装置を提供する。 - 特許庁 - When retrieving, an index information storage part is searched in one retrieval character unit constituting a retrieval keyword inside an input retrieval expression, and the image document having the index array including a retrieval character is taken out.
検索時は、入力された検索式中の検索キーワードを構成する１検索文字単位にインデックス情報格納部を検索して検索文字を含むインデックス行列を有する画像文書を取り出す。 - 特許庁 - When requested access is for data read to the memory array 100, the semiconductor storage device 10 sets the maximum count value in the carry-up part 111 of the address counter 110 to 256 bits.
一方、半導体記憶装置１０は、要求されるアクセスが、メモリアレイ１００に対するデータの読み出しである場合には、アドレスカウンタ１１０のキャリーアップ部１１１における最大カウント値を２５６ビットに設定する。 - 特許庁 - The storage device system includes: a drive management means for recognizing the types of disk drives in a disk array and individually managing different disk drives; and a drive management table for storing information to be used by the drive management means.
ディスクアレイにおいて、ディスク装置の種類を認識し、異なるディスク装置を別々に管理するプログラムであるドライブ管理手段と、ドライブ管理手段が利用する情報を格納するドライブ管理テーブルを設ける。 - 特許庁 - Therefore, the nonuniformity which occurs between the MTJ memory cells MC in the central part and boundary part of the array 10 at the time of manufacturing a thin film magnetic storage device due to the arranging density of the memory cells in the periphery can be eliminated.
したがって、ＭＴＪメモリセルアレイ１０の中心部および境界部にそれぞれ位置するＭＴＪメモリセル間で、周囲のメモリセル密度粗密に起因する製造時の不均一性を解消できる。 - 特許庁 - This device provides a designed array of the heat transfer tubes and pipelines of a heat storage coil assembly by maintaining a heat storage fluid at almost a desired outlet temperature even in a state where designed ice is formed or excessive blocks of ice are formed by forming at least several vertical passages between adjacent pipelines or pipeline pairs which become the passages of a heat storage medium flowing through a cooling coil.
本発明は、冷却コイルを通る蓄熱流体の通路となる隣接する管路又は管路対の間に少なくともいくつかの垂直な通路を形成して、設計氷形成状態又は過剰氷塊形成状態でもほぼ所望の出口温度に蓄熱流体を保持して、蓄熱コイルアセンブリの伝熱管及び管路の設計された配列を提供する。 - 特許庁 - The respective elements of existent Latin square set to an array 10 for storing the Latin square are replaced with the element of replacement information P stored in the part 11, thereby obtains the same effect as varying the selecting order of the array of the stored elements though the storage pattern of the Latin square is kept as it is.
ラテン方陣記憶用配列１０に設定されている既存のラテン方陣のそれぞれの要素を、入れ替え情報記憶部１１に記憶されている入れ替え情報Ｐの要素に入れ替えることによって、ラテン方陣の記憶パターンはそのままであるが、記憶されている要素の配列の選択順を変化させたのと同じ効果を得る。 - 特許庁 - The relative excitation coefficient of each antenna element can be analyzed, using the electromagnetic field data at the near area to the pole of the array antenna 2 stored into the data storage device 7 and the electromagnetic field data at the near area to the pole of an arbitrary element, selected from among each antenna elements 11-14 which constitute the array antenna 2 in the excitation coefficient analyzing device 8.
励振係数解析装置８において、データ蓄積装置７に蓄積されたアレーアンテナ２の極近傍電磁界データと、アレーアンテナ２を構成する各アンテナ素子１１〜１４から選択した任意の１素子の極近傍電磁界データとを用いることによって、各アンテナ素子の相対的な励振係数を解析することができる。 - 特許庁 - In this disk array system 10, a cache memory 16 for temporal storage of data that is subjected to disk access and a freeze setting part 173 which is provided in a controlling part 17 and fixes data in an area with a designated disk area including a backup object disk area, e.g. a disk array 11 as write stop in response to a freeze command from a host device 20.
ディスクアレイシステム１０において、ディスクアクセスされるデータの一時記憶用のキャッシュメモリ１６と、制御部１７に設けられ、ホスト装置２０からのフリーズコマンドに応じて、バックアップ対象ディスク領域を含む指定のディスク領域、例えばディスクアレイ１１を書き込み停止として、その領域内のデータを固定するフリーズ設定部１７３とを備える。 - 特許庁 - A plurality of host adapters (upper interfaces) 1 to be connected with an host CPU, a plurality of disk adapters (interfaces on the side of the storage device) 2 to be connected with an array disk 5, and a cache memory 3 for temporary storage to be shared by these adapters, are installed attachably and detachably on a common bus 4 shared by these adapters and the cache memory.
上位ＣＰＵと接続される複数のホストアダプタ（上位側インタフェース）１と、アレイディスク５と接続される複数のディスクアダプタ（記憶装置側インタフェース）２と、これらのアダプタに共用される一時記憶用キャッシュメモリ３とは、これらアダプタ及びキャッシュメモリに共用されるコモンバス４上に挿抜自在に取り付けられる。 - 特許庁 - A nonvolatile semiconductor memory device includes a memory section comprising a memory cell array in which nonvolatile memory cells are disposed in matrix and having a binary data storage region for storing binary data with single threshold for data identification and a multi-valued data storage region for storing multi-valued data with multiple thresholds for data identification, and a memory controller controlling the memory section.
不揮発性メモリセルをマトリクス状に配列してなるメモリセルアレイからなり、データ識別のしきい値が１つの２値データを記憶する２値データ記憶領域とデータ識別のしきい値が複数の多値データを記憶する多値データ記憶領域とを有するメモリ部と、このメモリ部を制御するメモリコントローラとを備える。 - 特許庁 - In the processing of expanding the storage capacity of a disk array 2 by adding a disk device 24, a control device 1 searches valid logical address in response to a copy 35 of an address translation table 32 at the start time of the storage capacity expansion and accumulates the searched valid logical address data by packing into a write buffer 31 following a restructuring.
制御装置１は、ディスク装置２４を追加してディスクアレイ２の記憶容量を拡張する処理で、記憶容量拡張開始時点のアドレス変換テーブル３２のコピー３５に従って有効な論理アドレスを検索し、その検索した有効な論理アドレスのデータを再構築後の書き込みバッファ３１に詰めて蓄積する。 - 特許庁 - In this system for connecting a computer 10 and the storage device 20 by a bus 30 and writing and reading the data, a management information table 22 for storing the array order of the data and a read means for referring to the management information table 22 and reading non-continuously written data as continuous data are provided inside the storage device 20.
コンピュータと記憶装置間をバスで接続し、データの書き込みと読み出しを行なうシステムにおいて、前記記憶装置内に、データの配列順を記憶する管理情報テーブルと、該管理情報テーブルを参照して不連続で書き込んだデータを連続データとして読み出す読み出し手段とを具備して構成する。 - 特許庁 - A mode storing circuit 171 stores a storage mode indicating whether write based on a storing instruction is to be reflected to the memory 140 or not and a dynamic mode indicating whether a fill due to a cache miss is to be reflected to the array 120 or not.
モード保持回路１７１は、ストア命令による書込みを補助データメモリ１４０へ反映するか否かを示すストアモードと、キャッシュミスによるフィルを補助アドレスアレイ１２０に反映するか否かを示すダイナミックモードとを保持する。 - 特許庁 - The L-shaped inkjet recording head cartridge has, on a protrusion H1501a side where a recording head is provided, a first partition H1551 having an extending surface crossing a nozzle array of a recording head and partitioning an ink storage.
Ｌ字型のインクジェット記録ヘッドカートリッジは、記録ヘッドが設けられる突出部Ｈ１５０１ａ側に、その延長面が記録ヘッドのノズル列に対して交差する、インク収容部内を分割する第１の仕切り壁Ｈ１５５１を有する。 - 特許庁 - A gate section 2 having a fixed circuit configuration is composed by the method of gate array, and the storage data of a ROM or CAM are updated by a configuration circuit 3 when power is turned on.
この発明は、回路構成が固定されたゲート部２をゲートアレイの手法により構成し、データが更新されるＲＯＭ又はＣＡＭの記憶データを、電源投入時にコンフィグレーション回路３により更新するように構成される。 - 特許庁 - Then, a conventional file preparing tool 11 replaces an address value in the constant data described in the extraction file with an array conversion description with an object file name as a variable name and stores it in a conversion file storage part 12 as a conversion file.
すると、変換ファイル作成ツール１１が、抽出ファイルに記述された定数データ中のアドレス値を、オブジェクト名を変数名とする配列変数記述で置換し、変換ファイルとして変換ファイル格納部１２に格納する。 - 特許庁 - The semiconductor storage circuit 100 includes a memory cell array 110 that has plural multi-bit-type memory cells, multiplexers 120 including two multiplexers MUX0 and MUX1, and sense amplifiers 130 including two sense amplifiers SA0 and SA1.
半導体記憶回路１００は、マルチビット型のメモリセルを複数備えたメモリセルアレイ１１０、ＭＵＸ０とＭＵＸ１の２つのマルチプレクサを含むマルチプレクサ１２０、ＳＡ０とＳＡ１の２つのセンスアンプを含むセンスアンプ１３０で構成される。 - 特許庁 - The quantity of light correction data storage section 35 stores quantity of light correction data being calculated from the optical intensity data of individual LED elements constituting an LED array 31 and spectral sensitivity data predetermined by the type of a photosensitive body.
光量補正データ記憶部３５には、ＬＥＤアレイ３１を構成する個々のＬＥＤ素子の光強度データ及び感光体種類により予め定められた分光感度データから算出される光量補正データを格納する。 - 特許庁 - An arithmetic logic unit(ALU) array part 24 executes product sum operation between taps to be the storage values of identical column parts of plural line memories and a prescribed tap coefficient to execute oblique filtering for the image.
そして、ＡＬＵアレイ部２４において、その複数段のラインメモリそれぞれの同一列部分の記憶値をタップとして、所定のタップ係数との積和演算を行うことにより、画像に対して、斜め方向のフィルタリングが施される。 - 特許庁 - The first communication control section is connected with the storage device control section via the connection section and also connected with a first network outside of an own disk array system and exchanges file data via the first network.
第一の通信制御部は、接続部を介して記憶デバイス制御部に接続されるとともに、自ディスクアレイ装置の外部の第一のネットワークとも接続され、第一のネットワークを介してファイルデータのやり取りを行うものである。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
