「storage array」を含む例文一覧(745)
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 14 15 次へ＞- The memory cells arranged in an array form comprise memory cells, each having a cylindrical information storage electrode 13 and having a capacitor with a larger capacitance, memory cells each having a cylindrical information storage electrode 14 and having a capacitor with a smaller capacitance, and these are arranged within the memory cell array in a ratio of 1:2.
アレイ状に配列されたメモリセルには、円筒型の情報蓄積電極１３を有し電気容量が大きなキャパシタを有するメモリセルと、円柱型の情報蓄積電極１４を有し電気容量が小さなキャパシタを有するメモリセルとが含まれ、これらは１：２の割合でメモリセルアレイ内に配置される。 - 特許庁 - The storage part 3 is provided with: storage circuits 4-7 each including a one-time PROM cell array; a selection circuit 8 for selecting one of storage circuit from among the storage circuits 4-7 corresponding to selection signals inputted from the outside and outputting an operation instruction signal instructing to perform an operation to the selected storage circuit; a control circuit 9; and a high voltage circuit 10.
記憶部３は、ワンタイムＰＲＯＭセルアレイを各々が含む記憶回路４〜７と、外部から入力される選択信号に応じて、記憶回路４〜７の中から１個の記憶回路を選択し、選択された記憶回路に対して動作するように指示する動作指示信号を出力する選択回路８と、制御回路９と、高電圧回路１０とを具備する。 - 特許庁 - NOR type flash memory (nonvolatile semiconductor storage device) 1 includes: a memory cell array 11; a dummy memory cell array (reference circuit) 12; a sense amplifier 13; load circuits 14 and 15; pre-charge circuits 16 and 17; and a reference voltage generation circuit 20.
ＮＯＲ型フラッシュメモリ（不揮発性半導体記憶装置）１は、メモリセルアレイ１１と、ダミーメモリセルアレイ（リファレンス回路）１２と、センスアンプ１３と、負荷回路１４及び１５と、プリチャージ回路１６及び１７と、基準電圧発生回路２０とを備えている。 - 特許庁 - An existent Latin square R' is set in an array 9 for Latin square storage and a symbol (m) as an element of the existent Latin square R' is moved to an array 17 for Latin square replacement to generate a new Latin square R".
既存のラテン方陣Ｒ’をラテン方陣記憶用配列９に設定し、その既存のラテン方陣Ｒ’の要素の記号ｍを、回転又は裏返しによりラテン方陣入れ替え用配列１７に移していき新たなラテン方陣Ｒ”を記憶する。 - 特許庁 - A nonvolatile semiconductor storage device 100 includes a normal memory cell array 120 having a plurality of nonvolatile memories, redundant memory cell arrays 132 to 138 respectively having a plurality of nonvolatile memory cells for relieving a defective memory cell in the normal memory cell array 120, and a redundant memory cell array selection circuit 140 for selecting at least one redundant memory cell array among the redundant memory cell arrays 132 to 138.
不揮発性半導体記憶装置１００は、複数の不揮発性メモリーを有する正規メモリーセルアレイ１２０と、それぞれが正規メモリーセルアレイ１２０内の不良メモリーセルを救済するための複数の不揮発性メモリーセルを有する冗長メモリーセルアレイ１３２〜１３８と、冗長メモリーセルアレイ１３２〜１３８のうち少なくとも１つの冗長メモリーセルアレイを選択する冗長メモリーセルアレイ選択回路１４０とを含む。 - 特許庁 - The medicament put-out device 10 is constituted by incorporating an array storage type medicament put-out device 12, a random storage type medicament put-out device 13 and a medicament put-out device 14 for special medicaments into one device main body.
薬剤払出し装置１０は、整列収容型薬剤払出し装置１２、ランダム収容型薬剤払出し装置１３、及び特殊薬剤用薬剤払出し装置１４を一つの装置本体に組み込んだ構成である。 - 特許庁 - If a comparison means determines that these version numbers are the same, the disk array apparatus makes a storage area in which firmware executed by the first unit is stored conform to a storage area in which firmware executed by the second unit is stored.
そして、前記比較手段で各ファームウェア版数が合致する場合は、前記第一のユニットが実行するファームウェアが格納されている記憶領域を前記装置で動作する第二のユニットの各記憶領域に合致させる。 - 特許庁 - A sound collecting property control part 37 of the microphone array 30 controls a sound collecting characteristic on the basis of a sound collecting characteristic control parameter stored in a parameter storage memory 36.
マイクロホンアレイ３０の集音特性制御部３７は、パラメータ記憶メモリ３６に記憶された集音特性制御パラメータを基に集音特性を制御する。 - 特許庁 - According to one embodiment, a semiconductor storage device is provided, which has a memory cell array, a storing part, a selecting part, a start processing part and an operation control part.
１つの実施形態によれば、メモリセルアレイと記憶部と選択部と起動処理部と動作制御部とを有することを特徴とする半導体記憶装置が提供される。 - 特許庁 - To provide a method for fabricating a highly reliable semiconductor storage device in which a resist layer does not become thin at the end of a memory cell array and the overetch margin is enlarged.
メモリセル部分の配列端部においてレジスト層が薄くならず、オーバーエッチ・マージンを広げる高信頼性の半導体記憶装置の製造方法を提供する。 - 特許庁 - The shield portions are protruded in the array direction for preventing a heat exchange medium in use for the temperature control of the storage elements from entering the spaces (S4-S6).
遮蔽部は、配列方向に突出しており、蓄電素子の温度調節に用いられる熱交換媒体が上記スペース（Ｓ４，Ｓ６）に進入するのを阻止する。 - 特許庁 - The storage device 1 includes: an address conversion part 3 for converting a logical address S2 into a physical address S4; and a memory cell array 4 for storing the plurality of contents and the plurality of parameters.
記憶装置１は、論理アドレスＳ２を物理アドレスＳ４に変換するアドレス変換部３と、複数のコンテンツ及び複数のパラメータが記憶されたメモリセルアレイ４とを備える。 - 特許庁 - A housing 11 forming a chamber 13 is included which has a cartridge 14 including an array 143 of hollow microcylinders forming cavities for storage of a compressed gas.
圧縮ガスを貯蔵するための空洞を形成する中空微小円筒のアレイ１４３を含むカートリッジ１４を備えるチャンバ１３を形成するハウジング１１を備える。 - 特許庁 - To provide a semiconductor storage device, wherein a chip area can be reduced by using a vertical transistor in an end region of a memory cell array region as a portion of a predetermined circuit.
メモリセルアレイ領域の端部領域の縦型トランジスタを所定の回路の一部として利用してチップ面積を削減可能な半導体記憶装置を提供する。 - 特許庁 - To provide a non-volatile semiconductor storage device capable of realizing high yield and high reliability by suppressing failures caused by size variance on the end of a memory cell array.
メモリセルアレイ端部での寸法バラツキに起因する不良を抑制し、高歩留りおよび高信頼性を実現できる不揮発性半導体記憶装置を提供する。 - 特許庁 - To construct a disk array device having both high access performance and capacity efficiency by combining disk device groups of different specifications of access performance, storage capacity or the like.
アクセス性能，記憶容量等の仕様の異なるディスク装置群を組み合わせて高いアクセス性能と高い容量効率とを併せ持つディスクアレイ装置を構築する。 - 特許庁 - Configuration information 5 to be used for managing the RAID group 3 is downloaded through a portable storage medium 8 or a communication network 7 to a disk array device 2 of the backup site.
RAIDグループ群３を管理するために用いられる構成情報５は、可搬記憶媒体８または通信ネットワーク７を介して、バックアップサイトのディスクアレイ装置２にダウンロードされる。 - 特許庁 - Each array 14 is a matrix of a plurality of coplanar data storage diode cells 16 connected by row lines 18 and column lines 20 for data recording, addressing and data reading.
各アレイ１４は、データの記録、アドレス指定、読み出しのための行ライン１８及び列ライン２０により接続された複数のコプレーナ・データストレージダイオードセル１６のマトリクスである。 - 特許庁 - To minimize errors in a magnetoresistive solid-state storage device such as a magnetic random access memory (MRAM) element array or the like.
磁気ランダムアクセスメモリ（ＭＲＡＭ）素子アレイ等の磁気抵抗固体記憶素子（１００）における誤りを最小限にすることを可能にする例示的な実施形態を開示する。 - 特許庁 - To provide a synchronous semiconductor storage device capable of increasing a read/write time in one cycle of a clock signal that defines a read write cycle time of an array unit.
アレイユニットのリードライトサイクルタイムを規定するクロック信号の1周期中のリード／ライト時間を増加することが可能な同期型半導体記憶装置を提供する。 - 特許庁 - To provide a nonvolatile semiconductor storage device capable of correctly detecting data regardless of the existence of a leakage current in a virtual ground memory array.
本発明は、仮想接地メモリアレイにおいてリーク電流の存在に関わらず正確にデータ検出が可能な不揮発性半導体記憶装置を提供することを目的とする。 - 特許庁 - To provide a semiconductor storage device such that a memory cell array is reducible in occupation area and a power source in use is reducible in capacity and occupation area.
メモリセルアレイの占有面積を低減すると共に、使用する電源の容量および占有面積を低減することができる半導体記憶装置の提供を図る。 - 特許庁 - To provide an array substrate for a high quality and accurate liquid crystal display device capable of improving the numerical aperture without decreasing storage electrostatic capacity than a conventional one.
既存より保存静電容量を減少することなく、開口率を向上させることができる高画質、高精度液晶表示装置用アレー基板を提供する。 - 特許庁 - To provide a semiconductor storage device and its control method which enable realization of approval or rejection control in access operation for each block of a memory cell array with compact circuitry.
メモリセルアレイのブロック毎にアクセス動作の許否制御をコンパクトな回路構成で実現することができる半導体記憶装置及びその制御方法を提供すること - 特許庁 - To provide a device and a method, for efficiently arranging and retrieving data inside a memory space of a cache memory 124 or the like of a data storage array controller 108.
データ記憶アレイ・コントローラ（１０８）のキャッシュ・メモリ（１２４）などの、メモリ空間内でデータを効率的に配列し検索するための装置および方法を提供する。 - 特許庁 - A grouping unit 44 reads in the B-box array from the object storage unit 52, does grouping of multiple B-boxes into groups based on the object characteristics and LOD information.
分類部４４はオブジェクト記憶部５２からＢ−ｂｏｘ配列を読み込み、オブジェクトの属性やＬＯＤ情報にもとづいてＢ−ｂｏｘをグループに分類する。 - 特許庁 - Most of a large number of memory cells provided in a memory cell array 11 form an ordinary data storage area 12 and a part of these memory cells forms a lock bit 13, on the other hand.
メモリセルアレイ１１に含まれる多数のメモリセルの内の大部分が通常データ記憶領域１２を形成する一方、一部がロックビット１３を形成する。 - 特許庁 - A classifying unit 44 reads the B-box array from the object storage unit 52, performs classification of B-boxes into groups on the basis of the object attribute and LOD (Level Of Detail) information.
分類部４４はオブジェクト記憶部５２からＢ−ｂｏｘ配列を読み込み、オブジェクトの属性やＬＯＤ情報にもとづいてＢ−ｂｏｘをグループに分類する。 - 特許庁 - The arrayed sets of data are thereafter transferred from the cache memory to the storage array substantially at a rate at which additional sets of writeback data are provided to the cache memory by a host.
その後、データの整列されたセットは実質的にライトバックデータの付加セットがホストによりキャッシュメモリへ提供されるレートでキャッシュメモリから記憶アレイへ転送される。 - 特許庁 - To realize prompt recovery from a fault, preventive maintenance, etc., by efficiently performing remote maintenance of software of external storage devices such as distributively arranged disk array devices.
分散配置されたディスクアレイ装置等の外部記憶装置のソフトウェアの遠隔保守管理を効率良く行い、障害回復の迅速化、予防保守等を実現する。 - 特許庁 - To provide a semiconductor storage device with an ECC function capable of writing data at high speed even in the case of writing data only in the specific column of a memory cell array.
メモリセルアレイのうち特定の列のみにデータの書込みを行なうような場合にでも、高速に書込みができるＥＣＣ機能付き半導体記憶装置を提供する。 - 特許庁 - A storage circuit 71 stores an address of a block when a failure occurs when the erasure circuit erases data from the prescribed block of the memory cell array by the erasure circuit.
記憶回路７１は、消去回路によるメモリセルアレイの所定のブロックに対するデータの消去動作時に不良が発生した場合、ブロックのアドレスを記憶する。 - 特許庁 - This disk array device is provided with a plurality of physical disks and a control part reading/writing data in the storage areas of the physical disks based on an instruction from an upper device.
複数の物理ディスクと、上位装置からの指令に基づいて前記物理ディスクの記憶領域に対してデータの読み書きを行う制御部とを有している。 - 特許庁 - The filter circuit is provided with a current transfer circuit 3 that distributes a current signal ID received in time series into a plurality of parallel signal lines and storage array sections SH1-SHn provided to each signal line.
時系列に入力される電流信号IDを複数の並列信号線に分配する電流伝達回路3と、信号線毎に配設された記憶列部SH1〜SHnとがある。 - 特許庁 - A flash EEPROM 100 has a trimming value storage area 130 for storing a trimming value corresponding to each erase unit area 120 included in a memory cell array 110.
フラッシュＥＥＰＲＯＭ１００は、メモリセルアレイ１１０に含まれる各消去単位領域１２０に対応して、トリミング値を記憶するトリミング値記憶領域１３０を備える。 - 特許庁 - An array/slice definition part 121a divides one continuous area, which is at least one array defined as a single area connecting storage areas of at least one disk drive, by a fixed capacity to construct at least one array consisting of a set of slices defined as the divided areas.
アレイ／スライス定義部１２１ａは、少なくとも１台のディスクドライブの記憶領域を連続した１つの領域として定義される少なくとも１つのアレイであって、当該連続した１つの領域を一定の容量にて分割することにより、その分割された領域として定義されるスライスの集合からなる少なくとも１つのアレイを構成する。 - 特許庁 - A transmission beam control section 16 calculates a transmission array weight vector for each mobile station by using estimate results of the horizontal plane direction estimate section 14 and the space angle spread estimate section 15 and an array antenna characteristic measured in advance and stored in an array antenna characteristic storage section 17, and outputs the vector to a transmission beam generating section 18, for carrying out transmission beam control.
送信ビーム制御部１６は、水平面方向推定部１４及び空間角度広がり推定部１５の推定結果と、事前に測定してアレーアンテナ特性記憶部１７に記憶されたアレーアンテナ特性を用いて、各移動局用の送信アレー重みベクトルを算出し送信ビーム形成部１８に出力して送信ビーム制御を行う。 - 特許庁 - This LED array driving device comprises a storage means 10 for storing brightness correction data for correcting brightness of each LED element in the LED array, an arithmetic operation means 13 for generating operation data by calculating display data for displaying them on the LED array 11 and brightness correction data, and a driving means 14 for driving each LED element based on the operation data.
ＬＥＤアレイ１１内の各ＬＥＤ素子の輝度を補正する輝度補正データを格納するための格納手段１０と、ＬＥＤアレイ１１に表示する表示データと輝度補正データとを演算して演算データを生成するための演算手段１３と、演算データに基づいて各ＬＥＤ素子を駆動するための駆動手段１４とを備える。 - 特許庁 - In this refresh control method of a graphics memory provided with a memory cell array 50 which is separated into a frame buffer area 40 performing a screen refresh operation and a DRAM refresh data storage area 42 performing a DRAM refresh operation, the memory array of the DRAM refresh data storage area 42 other than the frame buffer area 40 is refreshed in accordance with a DRAM refresh control signal REF.
スクリーンリフレッシュ動作を行うフレームバッファ領域４０とDRAMリフレッシュ動作を行うDRAMリフレッシュデータ貯蔵領域４２に分離されたメモリセルアレイ５０を具備したグラフィックメモリ装置のリフレッシュ制御方法であって、DRAMリフレッシュ制御信号ＲＥＦに応じてフレームバッファ領域４０を除いたDRAMリフレッシュデータ貯蔵領域４２のメモリセルアレイをリフレッシュする。 - 特許庁 - A signal analyzing part 16 is constituted of a processing part 22 for performing processing on the basis of data from a photodiode array 10, a storage part 18 for storing data including reference values, a comparing/determining part 20 for determining the life of a D2 lamp by comparing spectrum data detected by the photodiode array 10 with the reference values stored in the storage part 18.
信号解析部１６はフォトダイオードアレイ１０からのデータをもとに処理を行なう処理部２２と、基準値を含むデータを記憶しておく記憶部１８と、フォトダイオードアレイ１０で検出されたスペクトルデータと記憶部１８に記憶されている基準値とを比較し、Ｄ２ランプの寿命の判定を行なう比較・判定部２０とから構成される。 - 特許庁 - The semiconductor storage device is provided with a memory cell array which is sectioned into blocks, redundant memory cells which replaces a defective memory cell in the memory cell array, and a redundant memory cell selecting circuit which replaces a defective memory cell by a redundant memory cell.
半導体記憶装置には、複数のブロックに区画されたメモリセルアレイ、このメモリセルアレイ内の不良メモリセルと置換される冗長メモリセル及び前記不良メモリセルと前記冗長メモリセルとの置換を行う冗長メモリセル選択回路が設けられている。 - 特許庁 - A nonvolatile storage apparatus has a memory array and a control circuit, the memory array has a plurality of memory transistors of which the threshold voltages can be changed electrically, the control circuit makes one memory transistor be able to store a logic value of a quaternary or more by the change of the threshold voltage.
不揮発性記憶装置は、メモリアレイと制御回路を有し、メモリアレイは、電気的に閾値電圧を変更可能にされる複数のメモリトランジスタを有し、制御回路は、閾値電圧の変更によって１個のメモリセルトランジスタに４値以上の論理値を記憶可能とする。 - 特許庁 - A step of extracting transducer position information from bit patterned magnetic media includes a step of providing a magnetic storage medium having at least one data array with multiple discrete and separated recording bits and a step of providing the transducer adjacent to the data array.
ビットパターン化された磁気媒体からトランスデューサ位置情報を抽出するステップは、複数の離散的かつ別個の記録ビットを備えた少なくとも１つのデータアレイを有する磁気記憶媒体を設けるステップと、データアレイに近接してトランスデューサを設けるステップとを含む。 - 特許庁 - A memory array includes memory cells 101 arranged in an array shape, a plurality of word lines 102, and a plurality of bit lines 103, and is divided into use areas used for data storage and a separation area for separating use areas in a bit line direction.
メモリアレイは、アレイ状に配置されたメモリセル１０１と、複数のワード線１０２と、複数のビット線１０３とを有しており、ビット線方向において、データ記憶のために用いる使用領域と、使用領域同士を分離するための分離領域とに区分けされている。 - 特許庁 - The image reader comprises a document size detection means; a white LED array light source; a white LED array partial lighting control means; a means for assisting the quantity of light at the edge of the manuscript; a means for performing the shading correction for each document size; and a storage means.
原稿サイズ検出手段、白色ＬＥＤアレイ光源、白色ＬＥＤアレイ部分点灯制御手段、原稿端部光量補助手段、原稿サイズ毎にシェーディング補正を行う手段、及び記憶手段によって構成される画像読取装置。 - 特許庁 - Variable-length data stored in the relational data base 101 are obtained by a data base readout part 102, and set values in summarized arrays are set in a storage part 104 for a summarized object array by an editing part 103 for the summarized object array.
リレーショナル型データベース１０１に格納されている可変長データをデータベース読み出し部１０２により取得したデータのうち、集約されている列の設定値を集約対象列の編集部１０３により集約対象列の記憶部１０４へ設定する。 - 特許庁 - The non-volatile semiconductor storage is provided with a cell bias circuit 1 (constant voltage output section), a memory cell array 3, a column switch group 4, a non-selection source line equalizing transistor group 5, a detecting circuit 6, a sub-memory cell array selecting circuit 7, a word line selecting circuit 8, and a column address decoder 9.
不揮発性半導体記憶装置は，セルバイアス回路１（定電圧出力部），メモリセルアレイ３，カラムスイッチ群４，非選択ソースラインイコライズトランジスタ群５，検出回路６，サブメモリセルアレイ選択回路７，ワードライン選択回路８，カラムアドレスデコーダ９を備えている。 - 特許庁 - In a disk array system 500, when any (for example, a disk storage device 200a) of disk storage devices 200a to 200p detects an anomaly in a disk device stored in the device, it requests a disconnection permission table from a controller module 100a.
ディスクアレイ装置５００は、ディスク格納装置２００ａ〜２００ｐのいずれか（例えばディスク格納装置２００a）が、自装置に格納したディスク装置の異常を検出した場合に、コントローラモジュール１００ａに対して切り離し許可テーブルを要求する。 - 特許庁 - This single medium pressure-bearing circulated layered heat storage split solar water heater with a glass heat collection pipe is designed with a layered heat-storage tank, a water-injection type pressure-bearing circulated full-glass vacuum pipe heat collecting module, and a magnetic-control array contact explosion-proof pressure meter.
分層蓄熱タンク、注水式受圧循環全ガラス真空管集熱モジュール及び磁気制御アレー接点防爆圧力計を利用して、ガラス集熱管単一媒質受圧循環分層蓄熱分体太陽熱給湯器を設計する。 - 特許庁 - To provide a inexpensive semiconductor storage by enabling replacing a defective memory cell of a memory cell array by a redundant memory cell having small scale, and increasing the number of redundant relievable addresses, in a semiconductor storage provided with redundant relieving function.
冗長救済機能を備えた半導体記憶装置において、小さな規模での冗長メモリセルでメモリセルアレイの不良メモリセルの置き換えを可能とすると共に、冗長救済可能アドレス数を増加させて、安価な半導体記憶装置を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
