「variable delay」を含む例文一覧(741)

<前へ 1 2 3 4 5 6 7 8 9 10 11 .... 14 15 次へ>
  • VARIABLE DELAY CIRCUIT AND CONTROL METHOD THEREOF
    可変遅延回路及びその制御方法 - 特許庁
  • VARIABLE DIFFERENCE TIME DELAY LINE AND GROUP DELAY TIME DIFFERENCE CORRECTING DEVICE
    可変差分時間遅延ラインおよび群遅延時間差補正装置 - 特許庁
  • VARIABLE DISPERSION AND OPTICAL DELAY CONTROL APPARATUS
    可変分散および光遅延制御装置 - 特許庁
  • VARIABLE DELAY CIRCUIT AND CONTROL METHOD THEREFOR
    可変遅延回路およびその制御方法 - 特許庁
  • VARIABLE DELAY CIRCUIT AND PHASE ADJUSTMENT CIRCUIT
    可変遅延回路および位相調整回路 - 特許庁
  • To realize an optical delay device with a wide variable range of the amount of delay.
    遅延量の可変レンジが広い光遅延装置を実現する。 - 特許庁
  • DELAY LOCK LOOP CIRCUIT, VARIABLE DELAY CIRCUIT, AND RECORDING SIGNAL COMPENSATION CIRCUIT
    ディレイロックループ回路、可変遅延回路および記録信号補償回路 - 特許庁
  • The operating speed control of a delay loop from the output of a variable delay circuit 103 to the delay control input of the variable delay circuit is performed.
    可変遅延回路(103)の出力から可変遅延回路の遅延制御入力までの遅延ループの動作速度制御を行なう。 - 特許庁
  • VARIABLE DELAY DEVICE AND SEMICONDUCTOR TEST DEVICE
    可変遅延装置及び半導体試験装置 - 特許庁
  • VARIABLE DELAY CIRCUIT AND SEMICONDUCTOR TEST APPARATUS
    可変遅延回路および半導体テスト装置 - 特許庁
  • The delay line circuit includes a plurality of delay circuits each having a variable unit amount of delay.
    遅延線回路は、変更可能な単位遅延量を備える遅延回路を複数含む。 - 特許庁
  • DELAY TIME VARIABLE CIRCUIT AND VARIABLE FREQUENCY OSCILLATOR USING THE SAME
    遅延時間可変回路及びこれを用いた可変周波数発振器 - 特許庁
  • The replica is early shifted by a variable delay.
    レプリカは、可変遅延によって早期シフトされる。 - 特許庁
  • VARIABLE DELAY CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT
    可変遅延回路および半導体集積回路 - 特許庁
  • DELAY TIME CONTROLLING CIRCUIT AND METHOD FOR CONTROLLING DELAY TIME OF VARIABLE DELAY CIRCUIT WITH ADJUSTABLE DELAY TIME
    遅延時間が調節される可変遅延回路の遅延時間を調節する遅延時間調節回路及び方法 - 特許庁
  • VARIABLE DELAY CIRCUIT, MEMORY CONTROL CIRCUIT, DELAY AMOUNT SETTING APPARATUS, DELAY AMOUNT SETTING METHOD AND DELAY AMOUNT SETTING PROGRAM
    可変遅延回路,メモリ制御回路,遅延量設定装置,遅延量設定方法および遅延量設定プログラム - 特許庁
  • In addition, the delay control part 33 sets the delay amount of the variable delay part 31 to its setting amount.
    また、遅延制御部33は、可変遅延部31の遅延量をその設定量に設定する。 - 特許庁
  • The measured value of the delay measuring instrument 19 is supplied to a variable delay circuit 18 and corresponding to that measured value, the variable delay circuit 18 sets delay time.
    遅延計測器19の計測値は可変遅延回路18に供給され、可変遅延回路18は、その計測値に応じて遅延時間を設定する。 - 特許庁
  • The delay units 121 and 122 include a variable delay unit whose delay amount is variable and cause delay in respective driving signals branched by the branch unit 110.
    遅延部121,122は、遅延量が可変の可変遅延部を含み、分岐部110によって分岐された各駆動信号をそれぞれ遅延させる。 - 特許庁
  • VARIABLE DELAY CIRCUIT, VOLTAGE CONTROL DELAY CIRCUIT AND VOLTAGE CONTROL OSCILLATION CIRCUIT
    可変遅延回路、電圧制御遅延回路及び電圧制御発振回路 - 特許庁
  • To provide a delay circuit for producing a desired delay quantity, a desired delay resolution and a desired variable delay range.
    所望の遅延量、所望の遅延分解能、及び所望の可変遅延範囲を生成する遅延回路を提供する。 - 特許庁
  • A variable capacitive element 3 determines a delay amount thereof.
    可変容量素子3はその遅延量を定める。 - 特許庁
  • VARIABLE DELAY DEVICE, VOLTAGE-CONTROLLED OSCILLATOR, AND PLL CIRCUIT
    可変遅延器,電圧制御発振器,PLL回路 - 特許庁
  • VARIABLE DELAY CIRCUIT AND SEMICONDUCTOR CIRCUIT TESTING DEVICE
    可変遅延回路及び半導体回路試験装置 - 特許庁
  • SELF-CORRECTION TYPE VARIABLE DELAY CIRCUIT SYSTEM AND DEVICE
    自己校正型可変遅延回路方式および装置 - 特許庁
  • VARIABLE DELAY CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
    可変遅延回路及び半導体集積回路装置 - 特許庁
  • AUDIO/VIDEO SYSTEM AND METHOD IMPARTING VARIABLE DELAY
    可変遅延を与えるオーディオ/ビデオ・システム並びに方法 - 特許庁
  • The variable delay circuit is equipped with at least one variable delay buffer, which is equipped with a buffer cell and a plurality of delay adjustment units for controlling the delay value of the variable delay buffer according to a control code.
    可変遅延回路は少なくとも1つの可変遅延バッファを備え、可変遅延バッファは、バッファセルと、コントロールコードに応じて、可変遅延バッファの遅延値をコントロールするための複数の遅延調整ユニットとを備えている。 - 特許庁
  • The replica is late shifted by the same variable delay.
    レプリカは、同一の可変遅延によって遅延シフトされる。 - 特許庁
  • The value of a variable delay is advanced by dt (S32).
    変数delayの値をdtだけ進める(S32)。 - 特許庁
  • SYSTEM AND METHOD FOR CONTINUOUS VARIABLE OPTICAL DELAY LINE
    連続可変光遅延線のためのシステムおよび方法 - 特許庁
  • Bit phase sampling uses a variable delay element, and a variable delay circuit supplies an adjustable trigger signal.
    ビット・フェーズ・サンプリングは可変遅延要素を利用し、可変遅延回路は、調整可能なトリガ信号を供給する。 - 特許庁
  • Instead of the variable delay circuit 10, a variable delay circuit may be provided which delays a clock CK of the latch circuit 2.
    可変遅延回路10に代えて、ラッチ回路2のクロックCKを遅延する可変遅延回路を設けてもよい。 - 特許庁
  • The first variable delay means 101 and the second variable delay means 102 are so controlled by a control means 103 that the first delay and the second delay are in agreement.
    制御手段103は、第1の遅延と第2の遅延が一致するように第1の可変遅延手段101と第2の可変遅延手段102を制御する。 - 特許庁
  • To provide a balanced programmable delay element (300) having variable increased delay.
    可変増分遅延を有するプログラム可能な平衡型遅延素子(300)を提供すること。 - 特許庁
  • To provide a variable optical delay line with a large continuous tuning range having an incremental variable delay line to provide delay selected from a sequence of incrementally differing delays and a continuous variable delay line to provide a continuously variable delay over a range encompassing a delay increment in a first variable delay line.
    一続きの増分的に異なる遅延から選択された遅延を提供する増分可変遅延線、および第1の可変遅延線における遅延の増分を包含する範囲にわたって連続的に可変の遅延を提供する連続可変遅延線を備えた、広い連続同調範囲を有する可変光遅延線を提供すること。 - 特許庁
  • To provide a variable delay circuit in which a delay amount per stage is large and the delay amount is easily changeable.
    1段当たりの遅延量が大きく、しかも遅延量の変更が容易な可変遅延回路を提供すること。 - 特許庁
  • To provide a delay time controlling circuit and method for controlling a delay time of a variable delay circuit whose delay time can be controlled.
    遅延時間が調節される可変遅延回路の遅延時間を調節する遅延時間調節回路及び方法を提供する。 - 特許庁
  • To reduce a circuit scale by reducing the number of the variable delay circuits of a DLL(delay locked loop) circuit.
    DLL回路の可変遅延回路の数を少なくして回路規模を小さくする。 - 特許庁
  • To provide a variable delay circuit that has high linearity to a control signal of delay time.
    遅延時間の制御信号に対する線形性の高い可変遅延回路を提供する。 - 特許庁
  • A variable delay circuit 3 delays the pulse signal, and outputs a delay signal.
    可変遅延回路3は、当該パルス信号を遅延させて遅延信号を出力する。 - 特許庁
  • To provide a variable delay circuit capable of easily expanding an adjustment range of delay time.
    遅延時間の調整幅を容易に拡大可能な可変遅延回路を提供する。 - 特許庁
  • VARIABLE DELAY INSTRUCTION FOR IMPLEMENTATION OF TEMPORAL REDUNDANCY
    時間的冗長性を実施するための可変遅延命令 - 特許庁
  • VARIABLE DELAY CIRCUIT AND TIMING CONTROL CIRCUIT USING THE SAME
    可変遅延回路及びこれを用いたタイミング制御回路 - 特許庁
  • EQUAL-TIME SAMPLING SYSTEM USING VARIABLE OPTICAL DELAY
    変化可能な光学的遅延を用いる等時間サンプリングシステム - 特許庁
  • The variable delay unit drive circuits adjust delay times of variable delay units 309-1 to 309-4 so as to maximize the luminous intensity of the uplink signal lights.
    可変遅延器駆動回路は、上り信号光の光強度が最大になるように可変遅延器309−1〜309−4の遅延時間を調整する。 - 特許庁
  • To provide a variable delay circuit controlling small delay time to input signals, and to provide a variable delay device and a VCO circuit.
    入力信号に対して小さな遅延時間の制御を行うことができる可変遅延回路、可変遅延装置及びVCO回路を提供する。 - 特許庁
  • A variable delay circuit 321, a variable phase shifter 322 and a variable attenuator 323 apply delay, phase shift and attenuation processing to a received IF(intermediate frequency) output of a receiver.
    受信機のIF出力を取り込み、可変遅延回路321、可変移相器322及び可変減衰器323で遅延、移相及び減衰させる。 - 特許庁
  • To obtain a variable delay circuit that can subdivide a minimum unit of a variable delay time into a time less than a delay time of a gate circuit so as to adjust the delay time with high accuracy without increasing the power consumption.
    可変遅延時間の最小単位をゲート回路の遅延時間未満に微細化でき、消費電力を増やすことなく遅延時間を高精度に調整できる可変遅延回路を得る。 - 特許庁
  • At this time, since the variable delay circuit group 3 is composed of second variable delay circuits 2-1 to 2-4 for generating delays equal to a first variable delay circuit 1, the first variable delay circuit 1 adds a delay matched with a delay by means of the second variable delay circuits 2-1 to 2-4 to an input signal and outputs it simultaneously with the feedback control.
    このとき、可変遅延回路群3は、第1の可変遅延回路1と等しい遅延を生じさせる第2の可変遅延回路2−1乃至2−4から構成されているので、第1の可変遅延回路1は、前記フィードバック制御と同時に第2の可変遅延回路2−1乃至2−4による遅延と一致した遅延を入力信号に付加して出力する。 - 特許庁
<前へ 1 2 3 4 5 6 7 8 9 10 11 .... 14 15 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.