「variable delay」を含む例文一覧(741)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 14 15 次へ＞
  • The delay control circuit 1 includes a reference variable delay circuit 3 which delays a reference clock signal, a strobe variable delay circuit 17 which delays the strobe signal, and the delay control circuit 9 for testing which sets a delay time for testing on the variable delay circuits 3 and 17 having the same constitution.
    遅延制御回路１は、基準クロック信号を遅延させる基準可変遅延回路３と、ストローブ信号を遅延させるストローブ可変遅延回路１７と、同一構成である上記可変遅延回路３，１７にテスト用遅延時間を設定するテスト用遅延制御回路９と、を備える。 - 特許庁
  • Because of these charges, the time delay of the comparator is variable.
    これらの電荷によって、コンパレータの時間遅延が可変となる。 - 特許庁
  • VARIABLE DELAY CIRCUIT, ITS SETTING METHOD AND SEMICONDUCTOR TEST DEVICE
    可変遅延回路、その設定方法及び半導体試験装置 - 特許庁
  • A delay circuit whose delay length is variable supplies the delayed digital data signal.
    遅延したデジタルデータ信号は、遅延の長さが可変である遅延回路によって供給される。 - 特許庁
  • To provide a variable delay circuit, capable of changing delay times over a wide range of time.
    広い時間範囲で遅延時間を変化させることが可能な可変遅延回路を提供する。 - 特許庁
  • If the howling is generated, a variable delay circuit 10 is set so that a delay quantity may be varied.
    ハウリングが発生したときは、可変ディレイ回路１０に遅延量を変動するように設定する。 - 特許庁
  • Furthermore, the delay of the variable delay circuit for clock signals is set to be within data signal confirmation time width.
    さらに、クロック信号用可変ディレイ回路のディレイをデータの信号確定幅内に設定する。 - 特許庁
  • To the variable delay circuit 2 in common, the delay amount is controlled by delay control signals N9 and a frequency division clock for feedback is generated from a delay clock.
    共通の可変遅延回路２に対し、遅延制御信号Ｎ９により遅延量を制御し、該遅延クロックからフィードバック用の分周クロックを生成する。 - 特許庁
  • On the occasion of testing the two variable delay circuits 3 and 17, the delay time for testing is set on the circuits 3 and 17 and the reference clock signal delayed through the reference variable delay circuit 3 is input to the strobe variable delay circuit 17.
    両可変遅延回路３，１７のテストの際、当該回路３，１７にはテスト用遅延時間が設定され、基準可変遅延回路３を経て遅延された基準クロック信号はストローブ可変遅延回路１７に入力される。 - 特許庁
  • OPTICAL CIRCUIT, AND OPTICAL AMPLIFIER, VARIABLE DISPERSION COMPENSATOR, AND VARIABLE OPTICAL DELAY DEVICE USING THE SAME
    光回路と、この光回路を用いた光増幅器、可変分散補償器、および可変光遅延器 - 特許庁
  • A delay setting unit 314 sets a delay period for the variable delay circuit 312 according to a data signal S_BB to be modulated.
    遅延設定部３１４は、可変遅延回路３１２の遅延時間を、変調すべきデータ信号Ｓ_ＢＢに応じて設定する。 - 特許庁
  • A delay amount of the delay time variable delay adjusting circuit 102 is set so that a test signal may be normally transmitted and received.
    テスト信号が正常に送受信されるように遅延時間可変遅延調整回路１０２の遅延量が設定される。 - 特許庁
  • A detecting variable delay part 36 introduces delay quantity Δtd into an input signal and generates a delay signal for detection.
    検出用可変遅延部３６は入力信号に遅延量Δｔ_d を導入して検出用遅延信号を発生させる。 - 特許庁
  • The variable delay circuit is equipped with a first delay circuit 6, a second delay circuit 7, a detection circuit 8, and a selection circuit 9.
    可変遅延回路は、第１遅延回路６、第２遅延回路７、検出回路８、および選択回路９を備えている。 - 特許庁
  • The variable delay amount data generation part 14 determines a delay time of the variable delay circuit 11b by binary search based on determination results from the determination part 12 for adjustment.
    可変遅延量データ発生部１４は、調整用判定部１２の判定結果に基づいて、可変遅延回路１１ｂの遅延時間を二分探索により決定する。 - 特許庁
  • Then, a constant delay network is emulated for each variable delay network using the specific common time reckoning present in each variable delay network.
    ここでは、各可変遅延ネットワークにおいて存在する特定の共通時間計算を使用して、各可変遅延ネットワークにたいして一定遅延ネットワークがエミュレートされる。 - 特許庁
  • On the basis of the phase comparison of a delay clock signal D4, outputted from a variable delay circuit group 3 and a frequency divided clock signal (1/n)CLK, feedback control is applied to delay in the variable delay circuit group.
    可変遅延回路群３から出力された遅延クロック信号Ｄ４と分周クロック信号（１／ｎ）ＣＬＫとの位相比較に基づいて可変遅延回路群における遅延がフィードバック制御される。 - 特許庁
  • To provide a variable delay circuit and control method thereof capable of improving setting accuracy of a delay time by setting the delay time shorter than a minimum delay time of delay elements.
    遅延素子の最小遅延時間よりも短い遅延時間を設定し、遅延時間の設定精度を向上させることができる可変遅延回路及びその制御方法を提供する。 - 特許庁
  • VARIABLE DIFFERENCE TIME DELAY LINE AND PRIMARY POLARIZATION DISPERSION CORRECTING DEVICE
    可変差分時間遅延ラインおよび１次偏波分散補正装置 - 特許庁
  • ADAPTATION OF ADVANCED PROCESS CONTROL BLOCKS IN RESPONSE TO VARIABLE PROCESS DELAY
    変動性プロセス遅延に対する高度プロセス制御ブロックの適応 - 特許庁
  • VARIABLE DELAY CIRCUIT AND PLL-FM MODULATION CIRCUIT USING THE SAME
    可変遅延回路およびそれを用いたＰＬＬ−ＦＭ変調回路 - 特許庁
  • To provide a variable group delay unit and a variable group delay module which can compensate the wavelength dispersion of party to be connected with a simple configuration.
    簡単な構成で接続相手側の波長分散を補償できる可変群遅延ユニットおよび可変群遅延モジュールを提供する。 - 特許庁
  • The delay time of the first delay circuit is a variable delay time controlled by a first digital signal inputted from the outside, and the delay time of the second delay circuit is a variable delay time, controlled by a second digital signal inputted from the outside.
    第１遅延回路の遅延時間は外部から入力される第１デジタル信号により制御される可変の遅延時間であり、前記第２遅延回路の遅延時間は外部から入力される第２デジタル信号により制御される可変の遅延時間である。 - 特許庁
  • A variable delay line sets a delay amount in accordance with an output count bit (A[N:0]) of a count circuit.
    可変遅延線は、カウント回路の出力カウントビット（Ａ［Ｎ：０］）に従って遅延量が設定される。 - 特許庁
  • DELAY ELEMENT, VARIABLE DELAY LINE, AND VOLTAGE CONTROLLED OSCILLATOR, AS WELL AS DISPLAY DEVICE AND SYSTEM COMPRISING THE SAME
    遅延素子、可変遅延線及び電圧制御発振器並びにそれを備えた表示装置及びシステム - 特許庁
  • To maintain highly accurate synchronism between a transmitting side and a receiving side even on a variable delay transmission line where transmission delay fluctuation is great.
    伝送遅延揺らぎの大きい可変遅延伝送路でも送受間で高精度の同期を維持する。 - 特許庁
  • A video signal variable delay circuit 15 applies delay processing to an NTSC video signal.
    映像信号可変遅延回路１５により、ＮＴＳＣ映像信号に対して遅延化処理が行われる。 - 特許庁
  • To avoid the effect caused by the sink phenomenon in the case of measuring the delay time of a variable delay circuit.
    可変遅延回路の遅延時間の測定にあたり、吸い込み現象による影響を回避する。 - 特許庁
  • PULSE DELAY CIRCUIT SYSTEM FOR CONTINUOUS, ACCURATE, AND VARIABLE SETTING OF DELAY AMOUNT BY FEEDBACK CONTROL
    フィードバック制御により遅延量を連続的かつ精密に可変設定可能なパルス遅延回路システム - 特許庁
  • When a sound pressure level reaches a minimum value, a difference between the delay time set in the variable delay unit 3 of the correction object speaker and the reference delay time is selected as a hypothesis of a difference between the delay time finally set in the variable delay unit 3 of the correction object speaker and the delay time set in the variable delay unit 3 of the reference speaker.
    そして、音圧レベルが極小値となったときに、補正対象スピーカの可変遅延部３に設定していた遅延時間と基準遅延時間との差分を、最終的に補正対象スピーカの可変遅延部３に設定する遅延時間の、基準スピーカの可変遅延部３に設定する遅延時間に対する差分の候補として選定する。 - 特許庁
  • The skew adjustment circuit using the variable delay circuit which generates the loud noise in the reset operations is characterized by performing the reset operations of all the variable delay circuits after delay generation operations of all the variable delay circuits are terminated.
    リセット動作時に大きな雑音を発生する可変遅延回路を用いたスキュー調整回路において、全ての可変遅延回路の遅延発生動作が終了してから全ての可変遅延回路のリセット動作を行うことを特徴とするもの。 - 特許庁
  • A delay adjustment circuit generates the delay adjustment signal that adjusts the variable delay circuit according to the incremental signal or the decremental signal.
    遅延調整回路は、可変遅延回路を調整する遅延調整信号を、増加信号または減少信号に応じて生成する。 - 特許庁
  • The variable delay circuit 60 has a delay circuit part group 20, a control part 30, and an offset delay quantity storage part group 40.
    本発明において、可変遅延回路６０は、遅延回路部群２０、制御部３０及びオフセット遅延量記憶部群４０を有する。 - 特許庁
  • To obtain a variable optical delay line based on new photonic technique functioning as a variable linear increase real time delay array by making a device function as a variable optical linear increase delay line under a specified condition.
    前面ミラーが予め規定された反射率輪郭で被覆されているギヤース−ツアーノイス（ＧＴＲ）を用いて、プリズム式の光学装置と機能的に同様な新規性ある可変光遅延線アレイを提供する。 - 特許庁
  • OUTPUT DELAY VARIABLE CIRCUIT, ASIC AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
    出力遅延可変回路，ＡＳＩＣおよび半導体集積回路装置 - 特許庁
  • A variable delay unit 14 reverses the phase of the carrier signal 101C.
    可変遅延器１４は、キャリア信号１０１Ｃの位相を反転させる。 - 特許庁
  • A variable delay device 50, which is composed of a fixed delay line D_0, delay lines D_1, D_2, and D_3 for fine adjustment and a switch 51 is provide as a delay means of a distortion detecting loop.
    歪検出ループの遅延手段として、固定遅延線Ｄ_0 と微調整用の遅延線Ｄ_1 ，Ｄ_2 ，Ｄ_3 と切替器５１とからなる可変遅延器５０を設ける。 - 特許庁
  • In the variable delay circuit, N stages of selectors are connected in series using N pieces of variable logic circuits.
    可変遅延回路において、Ｎ個の可変論理回路を用いてＮ段のセレクタが直列接続される。 - 特許庁
  • The variable delay device 25 delays each cycle of an oscillation signal of the voltage- controlled oscillator 21 by a delay time corresponding to a control delay control variable from the up-down counter 39 and provides an output.
    可変遅延器２５は、アップダウンカウンタ３９からの制御遅延制御値に対応する遅延時間で電圧制御発振器２１の発振信号の各サイクルを遅延して、出力する。 - 特許庁
  • To realize a delay synchronizing loop capable of expanding the variable delay range of a variable delay circuit and increasing the operation frequency area of a reference clock signal and a method for driving the loop.
    可変遅延回路の可変遅延範囲を広げ、基準クロック信号の動作周波数領域を大きくすることができる遅延同期ループ及びこれの駆動方法を提供すること。 - 特許庁
  • The automatic delay control circuit 8 is provided with variable delay circuits 3 and 4 in each of which a delay amount gradually increases according to a counter value of a counter 6.
    自動遅延制御回路８はカウンタ６のカウンタ値に応じて遅延量が段階的に増加する可変遅延回路３、４を備える。 - 特許庁
  • A delay control circuit 12 controls a delay time in the variable delay circuit 10 according to a result of the comparison obtained by the phase comparison circuit 11.
    遅延制御回路１２は、位相比較回路１１による比較結果に基づいて、可変遅延回路１０における遅延時間を制御する。 - 特許庁
  • To provide a small sized variable delay circuit, which can set a delay time to an arbitrary value without requiring a line having the length proportional to the delay time.
    遅延時間に比例した長さの線路を必要としなく、任意の遅延時間を設定することができる小型な可変遅延回路を得る。 - 特許庁
  • A CPU 21 controls a delay time of one of variable delay elements VDL1 and VDL2 by delay control signals DLC1 and DLC2.
    ＣＰＵ２１は、遅延制御信号ＤＬＣ１，ＤＬＣ２によって一方の可変遅延素子ＶＤＬ１，ＶＤＬ２の遅延時間を制御する。 - 特許庁
  • A variable delay part 31 delays a data strobe signal DQS to output a delay signal DQSdly.
    可変遅延部３１は、データストローブ信号ＤＱＳを遅延させて遅延信号ＤＱＳｄｌｙを出力する。 - 特許庁
  • APPARATUS AND METHOD FOR MEASURING ROUND TRIP DELAY TIME OF VARIABLE BIT RATE MULTIMEDIA DATA
    可変ビットレートマルチメディアデータの往復遅延時間測定装置及び方法 - 特許庁
  • To provide a variable displacement vane pump improving a delivery response delay.
    吐出応答遅れを改善した可変容量型ベーンポンプを提供する。 - 特許庁
  • To eliminate use of a synchronous reset signal generation circuit and a variable delay circuit.
    同期リセット信号生成回路および可変遅延回路を不要にする。 - 特許庁
  • VARIABLE DELAY DEVICE, SIGNAL DELAYING METHOD AND TESTING METHOD FOR SEMICONDUCTOR DEVICE
    可変遅延装置、信号遅延方法、および半導体装置の試験方法 - 特許庁
  • HDTV VIDEO FRAME SYNCHRONIZER FOR OBTAINING CLEAR DIGITAL VIDEO HAVING NO VARIABLE DELAY
    可変遅延のない鮮明なデジタルビデオを与えるＨＤＴＶビデオフレ—ムシンクロナイザ— - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 14 15 次へ＞

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.