amplifying delay lineとは 意味・読み方・使い方

Operation timing of a row decoder driving a word line and a sense amplifier detecting and amplifying a level of a bit line is generated by using a circuit for delay being equal to a bit line amplification delay.例文帳に追加

ワード線を駆動するロウデコーダとビット線のレベルを検知増幅するセンスアンプの動作タイミングを、ビット線増幅遅延と同等の遅延回路を用いて生成する。 - 特許庁

With this arrangement, a lead-out line to the amplifying circuit of sub-clock is always led from the output of one delay differential amplifying circuit, allowing all the sub-clocks to be outputted only from one voltage control differential ring oscillation circuit.例文帳に追加

この様に配置することで、副クロックの増幅回路までの引出し線を常に列の一方の遅延差動増幅回路の出力から引き出せば良くなり、副クロック全てを電圧制御差動リング発振回路の一方からのみ出力させることが可能になる。 - 特許庁