attack timingsとは 意味・読み方・使い方

An OR circuit 60 receives the zero-cross signal and the excess signal level detection signal, and outputs a gain revising timing signal having both the timings to a latching circuit 70, and the latching circuit 70 outputs an attack operating control signal from a gain control section 41 to a programmable gain amplifier 10 in an input timing of the zero-cross signal and the excess signal level detecting signal.例文帳に追加

前記ゼロクロス信号と過大信号レベル検出信号がＯＲ回路６０に入力され、双方のタイミングを有するゲイン変更タイミング信号がラッチ回路７０に出力され、ラッチ回路７０は、前記ゼロクロス信号と過大信号レベル検出信号の入力タイミングでゲインコントロール部４１からのアタック動作制御信号を前記プログラマブルゲインアンプ１０に出力する。 - 特許庁