セーフサーチ：オン
| 例文 |
eor 2の部分一致の例文一覧と使い方
該当件数 : 1件
A delay circuit 2 delays a clock signal CK and outputs a delayed clock signal to an EOR (exclusive OR) 3, where the delayed clock signal is compared with the original clock signal CK.例文帳に追加
クロック信号ＣＫは遅延回路２で遅延されてＥＯＲ３に与えられ、このＥＯＲ３で元のクロック信号ＣＫと比較される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
こんにちは ゲスト さん
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
こんにちは ゲスト さん
|
ログイン |
Weblio会員(無料)になると
|
