例文 (1件) |
multiplier zero errorの部分一致の例文一覧と使い方
該当件数 : 1件
By making the output X zero for a latch 33 at the time of frequency pull-in, based on a phase error signal E, the oscillation clock frequency of a VFO(variable frequency oscillator) is controlled by using the result of the addition of the output G of a constant multiplier 31 and the output Y of an accumulator 34 which is the accumulated result of the output of another constant multiplier 32.例文帳に追加
周波数引き込み動作時にはイネーブル付きラッチ33の出力Xを0にすることで、位相誤差信号Eに基づき、定数乗算器31の出力Gと、他の定数乗算器32の出力の累算結果であるアキュムレータ34の出力Yとの加算の結果を用いて、VFO(可変周波数発振器)の発振クロック周波数を制御する。 - 特許庁
例文 (1件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |