| 例文 |
packet level interfaceの部分一致の例文一覧と使い方
該当件数 : 1件
The data transfer controller 30 includes a link controller 100 analyzing a packet received from the data transfer controller 10 at a host side via a serial bus, an interface circuit 110 generating an interface signal and outputting it to an interface bus, and an internal register 350 setting timing information for identifying change timing in a signal level of the interface signal which is output from the interface circuit 110.例文帳に追加
データ転送制御装置30は、シリアルバスを介してホスト側データ転送制御装置10から受信したパケットを解析するリンクコントローラ100と、インターフェース信号を生成して、インターフェースバスに出力するインターフェース回路110と、インターフェース回路110から出力されるインターフェース信号の信号レベルが変化するタイミングを特定するためのタイミング情報が設定される内部レジスタ350を含む。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|