「Bit pattern」を含む例文一覧(648)
1 2 3 4 5 6 7 8 9 10 11 12 13 次へ＞- a bit pattern
ビットパターン - 研究社 英和コンピューター用語辞典 - BIT PATTERN SYNCHRONIZATION CIRCUIT
ビットパターン同期装置 - 特許庁 - BIT PATTERN DETECTING METHOD
ビットパターン検出方法 - 特許庁 - BIT PATTERN MAGNETIC RECORDING MEDIUM
ビットパターン磁気記録媒体 - 特許庁 - To analyze relation between a bit error and a bit pattern, and relation between the bit error and a pattern effect of the bit pattern.
ビット誤りとビットパターンの関係や、ビット誤りとビットパターンのパターン効果の関係を解析すること。 - 特許庁 - Further, the retrieved partial type face is converted into a bit pattern of the bit-map size, and the resultant bit pattern is compared with the set bit pattern to refer to the degree of matching between the resultant bit pattern and the set bit pattern (S207).
さらに、検索された部分字形を上記ビットマップサイズのビットパターンに変換し、これと、上記設定したビットパターンと比較して両者の整合度を参照する（Ｓ２０７）。 - 特許庁 - A bit pattern which matches with a reference bit pattern is found from the converted bit patterns, and its bit pattern index is identified.
この変換されたビット・パターンから基準ビット・パターンと一致するものを見つけ、そのビット・パターン・インデックスを識別する。 - 特許庁 - NULL SERVO PATTERN FOR BIT PATTERNED MEDIA
ビット・パターン化媒体用ヌルサーボパターン - 特許庁 - SYSTEM AND METHOD OF REPLACING BIT PATTERN DATA
ビットパターンデータの置換システム及び方法 - 特許庁 - BIT ERROR INSERTION CIRCUIT FOR PN PATTERN GENERATOR
ＰＮパターンジェネレータのビットエラー挿入回路 - 特許庁 - An n-bit parallel scramble pattern is adopted for the 1st-n-th bits in this (m+n)-bit pattern.
この（ｍ＋ｎ）ビットパタンのうち第１〜第ｎビットをｎビットパラレルスクランブルパタンとする。 - 特許庁 - blank cells may contain a particular bit pattern
ブランクセルには特定のビットパターンが入っている - コンピューター用語辞典 - blank cells may contain a particular bit pattern.
ブランクセルには特定のビットパターンが入っている - コンピューター用語辞典 - A bit position on the left end of each line of bit pattern display is displayed on a representative bit position display part 34.
ビットパターン表示の各行の左端のビット位置が、代表ビット位置表示部３４に表示する。 - 特許庁 - The particular bit pattern adopts a bit configuration having a minimum bit inversion interval being an integer multiple, 2 or over, of a minimum bit inversion interval of a code bit sequence.
特定ビットパタンを、符号ビット系列の最小ビット反転間隔に対して、２以上の整数倍の最小ビット反転間隔を有したビット構成とする。 - 特許庁 - PROGRAM AND METHOD FOR LEARNING BIT PATTERN
ビットパターン学習プログラムおよびビットパターン学習方法 - 特許庁 - The deposition locations form a bit pattern concurrent with formation of a servo pattern.
前記蒸着位置は、サーボパターンの形成と同時にビットパターンを形成する。 - 特許庁 - A connection bit selecting circuit 5 selects the connection bit pattern according to the special data.
接続ビット選択回路５は、特殊データに応じて接続ビットパターンを選択する。 - 特許庁 - Then, a bit line pattern is demarcated on the substrate, and besides a bit line is made.
その後、基板上に一つのビット線パターンを画定し且つビット線を形成する。 - 特許庁 - The spatial light modulation unit displays a bit pattern of pixels.
空間光変調部は、画素のビットパターンを表示する。 - 特許庁 - The bit pattern written in the main memory 12 is compared with the read bit pattern and inspection data whether or not the bit patterns coincide is acquired.
主メモリ１２に書き込んだビットパターンと読み出したビットパターンとを比較し、これらのビットパターンが一致するか否か等の検査データを取得する。 - 特許庁 - Based on the data replacement information, a receiving device 3-1 replaces the bit pattern at the predetermined position of the data slot with a bit pattern computed by using the same spread code to restore the pattern to the initial bit pattern.
受信装置３−１は、データ置き換え情報により、データスロットの所定位置のビットパターンを、同じ拡散符号を用いて演算したビットパターンに置き換えて、元のビットパターンに復元する。 - 特許庁 - The bit pattern of each of the identified and matched bit patterns is converted into a record point.
この識別され一致したビット・パターンの各々のビット・パターンを記録ポイントに変換する。 - 特許庁 - This extracted characteristic pattern is encoded as a bit pattern by a redundant code, and generates an output control signal by discriminating a pattern of the encoded bit pattern.
この抽出された特徴パターンを冗長符号によってビットパターンに符号化し、符号化されたビットパターンのパターン識別を行って出力制御信号を生成する。 - 特許庁 - The checking bit pattern consists of the first checking bit pattern for removing the diffused external light by the sun beam and the second checking bit pattern for performing the identification from any peripheral similar light source.
前記確認用ビットパターンは、太陽光による外乱光を取り除くための第１確認用ビットパターンと、周辺の類似光源と識別するための第２確認用ビットパターンからなる。 - 特許庁 - The acquired reception data bit pattern is collated successively in each bit unit with a collation bit pattern generated by using a stored ephemeris, and suitability between the reception data bit pattern and the collation bit pattern is determined based on an accumulated continuous bit length acquired by adding a bit length determined to be continuously consistent by collation to a bit length determined to be continuously inconsistent.
そして、取得した受信データビットパターンと、格納済みのエフェメリスを用いて生成した照合用ビットパターンとをビット単位で順番に照合していき、照合によって連続して一致したと判定されたビット長及び連続して不一致と判定されたビット長を合算した累積連続ビット長に基づいて、受信データビットパターンと照合用ビットパターンとの適否を判定する。 - 特許庁 - A channel bit string conversion part 55 converts the individual conversion code pattern to the second code pattern.
チャネルビット列変換部55は、個別変換符号パターンを第２の符号パターンに変換する。 - 特許庁 - A scramble pattern generating circuit 2 creates a scramble pattern from an encryption pattern from an encryption pattern generating circuit 1 and the random number pattern from the n-bit selection circuit.
スクランブルパターン発生回路２は暗号パターン発生回路１からの暗号パターンとｎビット選択回路からの乱数パターンとからスクランブルパターンを作り出す。 - 特許庁 - To accurately position a head above a target bit during writing to a bit pattern medium (BPM).
ビットパターン媒体（ＢＰＭ）において書込中、対象ビット上方にヘッドを正確に配置する。 - 特許庁 - Pattern matching is carried out to each bit in units of windows for the bit map data as the font data.
フォントデータとしてのビットマップデータに対して、各ビットをウインドウ単位でパターンマッチングを実施する。 - 特許庁 - First, a bit-map size is designated, and the bit pattern of an external type face desired to be arranged is set on the bit-map (S201 to S203).
まず、ピットマップサイズを指定し、配置したい外部字形のビットパターンを当該ビットマップ上に設定する（Ｓ２０１〜Ｓ２０３）。 - 特許庁 - The pattern determination unit gives a notice of the correspondence with a characteristic pattern if any of multiple predetermined bit strings corresponds to a bit string indicating the reception data when the bit string indicating the reception data is compared with each of the multiple predetermined bit strings included in the characteristic pattern.
パタン判定部は、受信データを示すビット列と、特徴パタンに含まれる複数の所定のビット列の各々とを比較して複数の所定のビット列のうちのいずれかに一致したときに、特徴パタンとの一致を通知する。 - 特許庁 - A bit value corresponding to a pattern having the highest similarity is outputted.
類似度が最も高いパターンに対応するビット値を出力する。 - 特許庁 - Thus, the bit pattern identical to the frame synchronization pattern no longer exists at the predetermined position of each data slot.
これにより、各データスロットの所定位置には、フレーム同期パターンと同じビットパターンは存在しない。 - 特許庁 - If a bit string coinciding with a synchronous pattern is detected at any place other than a place where a synchronous pattern is originally located in the encoded signal, a prescribed bit string whose insertion result does not become a synchronous pattern is inserted before the last bit in the bit string coinciding with the synchronous pattern and also at the last byte boundary in the bit string.
符号化信号中で本来同期パターンが存在する場所以外で同期パターンと一致するビット列を検出した場合に、前記同期パターンと一致するビット列中の最後のビットより前、かつ、ビット列中の最後のバイト境界に、挿入結果が同期パターンとならない所定のバイト列を挿入する。 - 特許庁 - To reduce a pattern layout area while preventing bit inversion in a multi-bit DA conversion circuit.
多ビットのＤＡ変換回路において、ビット反転を防止するとともに、パターンレイアウト面積を小さくする。 - 特許庁 - Preferably, an angle for extracting a pattern in a diameter direction is further set on the basis of the determined rotation quantity, a bit pattern is extracted in the diameter direction and a pattern matching is performed concerning the extracted bit pattern.
好ましくは、さらに、決定された回転量に基いて径方向のパターンを抽出する角度を設定し、径方向にビットパターンを抽出し、抽出したビットパターンについてパターンマッチングを行う。 - 特許庁 - One exclusive OR circuit is added to a circuit generating each bit of ECC bit data of 6 bits in an ECC bit generating section so that ECC bit data also is made a specific test pattern for a specific test pattern.
ＥＣＣビット生成部における６ビットのＥＣＣビットデータの各ビットを生成する回路に、特定の検査パターンに対してＥＣＣビットデータも特定の検査パターンとなるように、排他的論理和回路を１つ追加した。 - 特許庁 - Each bit of the detected bit pattern is subjected to reliability inspection by population parameter average test and, when the reliability of at least one bit is lower than a predetermined level, that bit pattern is not employed.
検出されたビットパターンは、例えば母数平均検定により、１ビットずつ信頼度検査を行われ、１つでも予め定められた信頼度以下であると、該ビットパターンは採用ビットパターンとしては不採用とする。 - 特許庁 - IMAGE ENCODING METHOD USING EMBEDDING TYPE ZERO TREE PATTERN AND BIT PLANE
埋込み型ゼロトリーパターン及びビットプレーンを使用する画像符号化方法 - 特許庁 - Thus the patterned medium having a projecting bit pattern is completed.
このようにして、凸状のビットパターンを有するパターンドメディアが完成する。 - 特許庁 - The pattern of a QR code 2 is read (a) and a bit matrix 80 is obtained (b).
ＱＲコード２のパターンを読み取り（ａ）、ビットマトリックス８０を得る（ｂ）。 - 特許庁 - Peripheral bit strings including a servo sync pattern are successively referred to, the bit string for which the number of bits different from the bit string of the servo sync pattern is minimum is detected as the servo sync pattern and the servo information is detected on the basis of the detected servo sync pattern.
サーボシンクパターンを含む周囲のビット列を順次に参照し、サーボシンクパターンのビット列と相異ビット数が最小となるビット列をサーボシンクパターンであると検出し、検出されたサーボシンクパターンに基づいてサーボ情報を検出する。 - 特許庁 - A pattern by 2^n-1 bits of one period of the PN pattern from the least significant bit of the PN pattern generated at an m-th reference clock (hereinafter this pattern is called 'A pattern') is employed for a pattern in 2^n-1 bits from the most significant bit of the pattern generated at an (m+1)th reference clock.
第ｍ番目の基準クロックで発生したＰＮパターンの最下位ビットからＰＮパターンの１周期分の２^ｎ−１ビット分のパターン（以下、このパターンを「Ａパターン」という）を、第ｍ＋１番目の基準クロックで発生させるパターンの最上位ビットから２^ｎ−１ビット分のパターンとする。 - 特許庁 - To provide a bit error insertion circuit for a PN pattern generator that can set a bit error to an optional position of a bit stream configuring a PN pattern signal.
ビットエラーの挿入位置が、ＰＮパターン信号を構成するビット列の任意の位置に設定可能とするＰＮパターンジェネレータのビットエラー挿入回路を提供することを目的とする。 - 特許庁 - Moreover, a dynamic pattern term is provided with an effectiveness bit confirming whether the pattern has already been programmed.
さらに、動的パターン項は、そのパターンが既にプログラム済みか否かを確認する有効性ビットを備える。 - 特許庁 - A pattern generator outputting a pattern signal of variable bit rate is improved.
本発明は、出力するパターン信号のビットレートが可変なパターン発生装置に改良を加えたものである。 - 特許庁 - A pattern data memory stores a plurality of different pattern data items having the same data size as that of a bit plane.
パターンデータ記憶部は、ビットプレーンとデータサイズが同じである複数の異なるパターンデータを記憶する。 - 特許庁 - The bit map plotted by the pattern creation and display processing section 3 is displayed on the display 5 as test pattern.
パターン作成表示処理部３により描画したビットマップを、テストパターンとしてディスプレイ５に表示させる。 - 特許庁 - A specific operation data train 82 is determined corresponding to a bit pattern that can be represented by the representative bit train 76.
その代表ビット列７６が表し得るビットパターンに対応して、特定の操作データ列８２を決定する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
