「Bit pattern」を含む例文一覧(648)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 13 次へ＞- At such a time, a transmission bit rate such as a modulation scheme or an encoding rate is adjusted in accordance with an SDMA environmental parameter variation such as the number of multiplexing SDMA, beam formation updating frequency in transmission and variation status of propagation path characteristics, thereby a problem is absorbed of a deviation from an optimal transmission bit pattern that changes with the passage of time.
このとき、ＳＤＭＡの多重数、送信時のビーム形成更新頻度、伝搬路特性の変動状況などのＳＤＭＡ環境パラメータの変動に応じて、変調方式や符号化率などの送信ビットレートを調整することで、時間の経過とともに変化する最適な送信ビットパターンとのずれの問題を吸収する。 - 特許庁 - In developing an inputted plotting instruction on a bit map, the logical operation processing specified by the plotting instruction is analyzed by a source, a pattern and a logical operation code which are objects of logical operation, additional information operation corresponding to each pixel on the bit map is prepared on the basis of the analysis results and the additional information of each pixel is prepared on the basis of the additional information operation.
入力された描画命令をビットマップに展開する際に、描画命令が指定する論理演算処理を、その対象となるソース、パターンおよび論理演算コードにより解析し、該解析結果に基づいて、前記ビットマップの各ピクセルに対応する付加情報用オペレートを作成し、これに基づいてピクセル毎の付加情報を作成する。 - 特許庁 - In this trace circuit 1 to output trace data of a CPU, a FIFO memory 20 as a memory for output adjustment to adjust timing of output of the trace data and a developing device 11 to convert access data of the CPU into bit width for one word of the FIFO memory and to generate the bit pattern data for test to be used for the test of the FIFO memory are provided.
ＣＰＵのトレースデータを出力するトレース回路１において、トレースデータの出力のタイミングを調整する出力調整用メモリであるＦＩＦＯメモリ２０と、ＣＰＵのアクセスデータをＦＩＦＯメモリの１ワード分のビット幅に変換し、ＦＩＦＯメモリの試験に用いる試験用ビットパターンデータを生成する展開器１１とを有する。 - 特許庁 - When an address generated from the test pattern generating section 105 coincides with a defective address stored in the fail information storing section 108, a checker pattern is inputted to each memory after relieving processing without changing data from the test pattern generating section 105 by using a data scramble section 107 discriminating whether data inputted to a memory is reversed or not in accordance with a value of the least significant bit of a defective address.
テストパターン生成部１０５から生成されるアドレスがフェイル情報格納部１０８に格納された不良アドレスと一致した場合に、不良アドレスの最下位ビットの値に応じてメモリへのデータ入力を反転させるかどうかを判定するデータスクランブル部１０７を用いることで、テストパターン生成部１０５からのデータを変更することなく、救済処理後の各々のメモリに対して、チェッカーパターンを入力する。 - 特許庁 - The processing unit collates the bit portion positions detected by the touch screen with the arrangement pattern and detects at least one of the type of the device, a contact face of the device in contact with the touch screen, a direction of the device, and position coordinates of the device.
処理部は、タッチスクリーンが検出したビット部の位置と、配置パターンとを照合して、デバイスの種類、タッチスクリーンと接地するデバイスの接地面、デバイスの方向、デバイスの位置座標のうちの少なくとも１つを検出する。 - 特許庁 - A parity bit sequence for error correction is generated to a data sequence with a dummy symbol of a predetermined pattern added to a digital information sequence subjected to conversion processing for change to a form according to a request of a recording and reproduction system.
記録再生系の要求に応じた形態に変換するための変調処理が施されたデジタル情報系列に所定パターンのダミーシンボルを付加したデータ系列に対して、誤り訂正用のパリティビット系列を生成する。 - 特許庁 - To provide the duobinary optical transmission device using the semiconductor optical amplifier that improves a nonlinearity and a dispersion characteristic of a NRZ transmission by overcoming the dependence on a transmission quality and dependence on a bit pattern due to a transmission characteristics of the filter.
フィルター透過特性による伝送品質の依存性とビットパターンの依存性を克服し、ＮＲＺ伝送の非線形及び分散特性を向上させる半導体光増幅器を用いたデュオバイナリー光伝送装置を提供する。 - 特許庁 - In such a constitution, the patterns of respective bit line contact hole are provided in each cross pattern, so that the interval between the contact holes may be shortened for increasing the integrating density of element also forming relatively large contact holes.
各クロスパターン中にそれぞれビット線コンタクトホールおよびキャパシタコンタクトホールのパターンを備えることで、コンタクトホール間の間隔を縮小して素子の集積密度を向上させるとともに、比較的大きなコンタクトホールを形成する。 - 特許庁 - AND operation of the image data of an original image and a mask pattern corresponding to the density of image data is performed and the ink density is lowered by decimating on dots of a bit map data and turning them off thus varying the decimation rate of the original image depending on the density.
原画像の画像データとこの画像データの濃度に応じたマスクパターンとの論理積演算を行い、ビットマップデータのオンドットを間引きしてオフと成しインク濃度を低下させ、原画像の間引き率を濃度に応じて変化させる。 - 特許庁 - When an analog input signal Vin has a feature of EYE pattern, a reference voltage generating circuit 21 outputs (m) ((m) is an integer of ≥2) reference voltages having different voltage values respectively corresponding to the bit accuracy of a digital code Dout'.
アナログ入力信号ＶinがＥＹＥパターンの特徴を有する場合、基準電圧発生回路２１は、各々異なる電圧値を有し、デジタルコードＤout’のビット精度に応じたｍ（ｍは２以上の整数）個の基準電圧を出力する。 - 特許庁 - All bit lines BL in one word line WL are opened by logical combination of a column activation signal CAS and a test mode signal TM, a test data pattern is written simultaneously in all cells in the word line ML.
本発明では、１つのワード線ＷＬにおける全ビット線ＢＬを、カラム活性化信号ＣＡＳと試験モード信号ＴＭとの論理的な組み合わせにより開いて、該ワード線ＷＬにおける全セルにテストデータパターンを同時に書き込む。 - 特許庁 - To improve signal quality in a servo area of a magnetic recording medium where a bit pattern is formed using lithography by self-organizing material in the servo area of the surface of a magnetic recording layer, thereby reducing errors of a recording and reproducing mechanism.
磁気記録層表面のサーボ領域に自己組織化材料によるリソグラフィーを用いてビットパターンが形成された磁気記録媒体のサーボ領域の信号品質を向上して記録再生機構のエラーを抑制する。 - 特許庁 - The manufacturing method of the patterned medium is characterized in that a seed layer on a substrate is patterned using a bit pattern stamper formed by utilizing self-organization of a self-organized material in track patterns and the magnetic layer is provided on the seed layer.
トラックパターン内での自己組織化材料の自己組織化を利用して作製したビットパターンスタンパを用いて、基板上のシード層をパターン化し、該シード層上に磁性層を設けることを特徴とするパターンドメディアの製造方法。 - 特許庁 - In the case of encoding the kanji pattern by one line at a time, FBE compression encoding is applied to the vertical line segments, and a 1-bit code RLon or RLoff denoting whether or not a horizontal line segment exists is attached to the head of the vertical lines.
漢字パターンを１ラインずつ符号化していくとき、垂直線分については、ＦＢＥ圧縮符号化を用いるものの、その先頭には水平線分が存在するか否かを示す１ビットの符号ＲＬｏｎ／ＲＬｏｆｆのいずれかを付加する。 - 特許庁 - A selector S1 converts a pixel value of input image data into 0 and outputs it when the pixel value is "1" and when a pattern bit value of a corresponding position is "0", and outputs the pixel value as it is in the other case.
セレクタＳ１は、入力画像データの画素値が「１」であり且つ対応する位置のパターンビット値が「０」である場合には、その画素値を０に変換して出力し、それ以外の場合にはその画素値をそのまま出力する。 - 特許庁 - In this state, information is written in the recording medium by driving to properly open or close a lid 3 disposed on each minute aperture 2 according to the bit pattern of the information to be recorded while the array plate is irradiated with light from a light source.
この状態で光源から光を照射しつつ、各微小開口２毎に設けられた蓋３を、記録しようとする情報のビットパターンに応じて適宜開閉駆動することにより、記録媒体５に情報を書き込む。 - 特許庁 - A table selection unit 343 compares a difference (distance) dPOC calculated by a distance calculation unit 342 with a distance threshold dPOC_th supplied from a distance threshold acquisition unit 341, and selects a table (bit sequence allocation pattern) Sn according to the comparison result.
テーブル選択部３４３は、距離算出部３４２が算出した差（距離）dPOCと、距離閾値取得部３４１から供給された距離閾値dPOC_thとを比較し、その比較結果に応じてテーブル（ビット系列の割り当てパターン）Snをを選択する。 - 特許庁 - The device adopts a variable bus-bit width in the image processing data path, can generate high precision output, regardless of the digital gain value, and is further provided with a series fixed pattern noise correction block and a digital gain processing block in the data path.
画像処理データ路に可変バスビット幅を採用し、デジタル利得値にかかわらず高精度の出力を発生させることができ、さらにデータ路中に列固定パターン雑音補正ブロック及びデジタル利得処理ブロックを有する。 - 特許庁 - The input bit (SS 561) which is made hardly influenced by the disturbance in such a manner is used and a count value (S 563) of a non-modulation region (Unity) existing in front of a SYNC pattern is utilized for generation of a gate signal (S 564) in order to detect a synchronizing signal.
こうして外乱に影響され難くした入力ビット（Ｓ５６１）を用い、ＳＹＮＣパターンの前にある無変調領域（Unity）のカウント値（Ｓ５６３）を同期信号検出のためのゲート信号（Ｓ５６４）生成に利用する。 - 特許庁 - In this case, the multiplication processing section 13 sequentially executes the multiplication between symbol data by one symbol and the multiplier determined in response to the value of one bit included in the scramble pattern up to the number of symbols represented by the symbol data sequence.
このとき、乗算処理部１３は、１シンボル分のシンボルデータと、スクランブルパターンに含まれる１ビットのビット値に対応して決定された乗算値との乗算を、シンボルデータ列が表すシンボル数に達するまで、順次に実行する。 - 特許庁 - An anisotropic etching is executed by employing a dry etching process after forming an aluminum film 103 by means of spattering on the layer insulating film 101 on which the hole 321 is formed, and forming a resist pattern 104 at a part at which a bit wire 13b is formed.
ホール３２１が形成された層間絶縁膜１０１の上に、スパッタリングにてアルミニウム膜１０３を形成し、ビット線１３ｂの形成部位にレジストパターン１０４を形成した後、ドライエッチングプロセスを用いて異方性エッチングを行う。 - 特許庁 - The invention proposes that a diffraction pattern is formed by a stationary beam (200) having a diameter a little bit lager than a crystal, and, as a result, the TEM without a STEM unit can be used.
当該発明は、結晶と比べてわずかにより大きい直径を備えた静止のビーム（２００）で回折パターンを形成することを提案するが、それの結果としてＳＴＥＭユニット無しのＴＥＭは、使用されることができる。 - 特許庁 - To provide a semiconductor storage device which can prevent interference between adjacent bit lines on a memory cell plate by changing a wiring pattern of column selection signal lines in a layout of the conventional memory cell plate and a peripheral circuit.
従来のメモリセルプレート及び周辺回路のレイアウトにおいて、カラム選択信号線の配線パターンを変えることにより、メモリセルプレート上で隣接するビット線同士の干渉を防ぐことのできる半導体記憶装置を提供すること。 - 特許庁 - When a triple pattern obtained from the bit map patterns of a pixel to be interpolated and its peripheral pixels is [100], the luminance information of a sub-pixel arranged on the left end is generated by copying the luminance information Y3 of a pixel arranged on the left side of the sub- pixel of the left end.
注目画素及び周囲画素のビットマップパターンから得た３倍パターンが［１００］の場合は、左端のサブピクセルの輝度情報を、注目画素の左隣の画素の輝度情報Ｙ３を複写することで生成する。 - 特許庁 - In this case, the keyed voice block can be encrypted by using a preliminarily decided secret key, and each bit of the keyed voice block can be arranged so as to be scrambled with an arbitrary pattern at the time of preparing the encrypted voice packet.
鍵化音声ブロックを予め定められた秘密鍵を用いて暗号化してもよく、暗号化音声パケットを作成するに際し鍵化音声ブロックの各ビットを任意のパターンでスクランブルして配置するようにしてもよい。 - 特許庁 - The device for checking visibility of the railroad signal comprises an infrared ray emitting device 2 which is mounted on the railroad signal toward the checking point to perform the infrared ray emission 3 of the checking bit pattern, and a checking device 1.
鉄道信号機の視認可否を確認する装置は、視認地点の方向に向けて鉄道信号機に取り付けられ且つ確認用ビットパターンの赤外線発光３を行う赤外線発光器２と確認装置１とで構成されている。 - 特許庁 - In this photoelectric encoder for acquiring an image of a bit pattern on the scale 10 by a detector 20 for detecting relative displacement between the scale and the detector, an ABS pattern on the scale 10 is expressed by a modulated pseudo-random number, and the accurate absolute position is detected by combining with an interpolation using an image correlation.
スケール１０上のビットパターンの画像を検出器２０で取得して、スケールと検出器の相対変位を検出するようにされた光電式エンコーダにおいて、スケール１０上のＡＢＳパターンを、変調を施した擬似乱数により表現し、画像相関を用いた内挿方法と組合せることで、正確な絶対位置の検出を可能とする。 - 特許庁 - When low-order four-bit contents of scene information SC are changed into '0010', display control data stored in a display ROM and read out of a sub-CPU is switched to slant scanning of a special pattern, namely, slant scanning for executing an offset display position to a display portion in the neighboring column of a special pattern display portion 16B.
シーン情報ＳＣの下位４ビットの内容が「００１０」へと変化した時、サブＣＰＵ５４から読み出される表示用ＲＯＭ５６格納の表示制御用データは、特別図柄の走査方向を斜め、すなわちオフセット表示位置を特別図柄表示部１６Ｂの隣接する列の表示部へ実行する斜め走査に切り替わる。 - 特許庁 - To determine the optimal solution of a modulation table, which is mounted on a hologram information recording/reproducing device to determine the corresponding relation between a signal bit column and a block pattern for expressing each pixel information of a picture information signal, within an actual usable period of time.
ホログラム情報記録再生装置に搭載され、画像情報信号の各画素情報を表す、信号ビット列とブロックパターンとの対応関係を定めた変調テーブルの最適解を、実用上使用しうる時間内に決定できるようにする。 - 特許庁 - In a local interconnection type element having open bit line cell arrangement where a pattern interval of 1F is formed by an element having minimum line width of 1F, a hard mask is formed on each conductive layer and an insulation spacer is formed on the sidewall thereof.
１Ｆの最小線幅を有する素子でパターン間隔を１Ｆに形成したオープンビットラインセル配列されたローカルインターコネクション方式の素子において、それぞれの導電層上にハードマスクを形成しその側壁に絶縁スペーサを形成する。 - 特許庁 - To provide a magnetized ticket read-in method unnecessitating the expansion of the circuit scale by unnecessitating the remake of a bit pattern circuit and making possible to cope with plural demodulation systems even when plural different modulation systems exist on one channel.
ビットパターン回路の作り直しを必要とせず、また１つのチャネルに複数の異なる変調方式が存在した場合でも複数の復調方式に対応でき、回路規模の拡大を必要としない磁気化券読込み方法を提供することにある。 - 特許庁 - The robot receive the reflected ID patterns and computes the bit contents of each ID pattern and reflection times of each ID patterns, so that the robot position information and open/close states of the doors, the sliding doors, windows, etc., are detected.
そして、該反射されたＩＤパターンをロボットが受信して各ＩＤパターンのビット内容及び各ＩＤパターンの反射時間を演算処理することにより当該ロボットの位置情報やドア，引戸及び窓等の開閉状態を検出する。 - 特許庁 - In the R/W apparatus, a value of inductance of a coil for an antenna or a value of capacitor for resonance frequency is set to adjust the resonance frequency by a bit map pattern of controlling an antenna circuit generated on the basis of this information and information of a host apparatus.
Ｒ／Ｗ装置はこの情報、及び上位装置の情報を基に生成されたアンテナ回路制御のビットマップパターンにより、アンテナ用コイルのインダクタンス又は共振周波数用コンデンサの値が設定されて共振周波数が調整される。 - 特許庁 - To solve the problem that a conventional apparatus cannot cope with distortion and rotation of two dimensional digital pattern (page data), a position of a bit unit can not be specified, aberration caused by thickness, unevenness, wobbling, eccentricity, or the like become rotation, curve, distortion of data.
従来装置では、２次元デジタルパターン（ページデータ）の歪みや回転には対応できず、ビット単位の位置を特定することができず、光ディスクの厚みムラや、面ブレ、偏心などにより生じた収差がデータの回転や湾曲、歪みとなって生じる。 - 特許庁 - A sheet supporting unit 14 is constituted by a cylinder part 54 winding a tack sheet 13 and two flange parts 55, 56 provided in both ends of the cylinder part 54, and a group of holes corresponding to a specific bit pattern is formed in one flange part 56.
シート支持ユニット１４を、タックシート１３が巻回される筒部５４と、筒部５４の両端に設けられる２つの鍔部５５および５６とで構成して、一方の鍔部５６に、特定のビットパターンに対応する一群の孔７３を形成する。 - 特許庁 - To provide a synchronism measuring instrument that can measure skew between a plurality of data transmission lines without complicating an internal circuit by using a PN signal or a fixed pattern signal used for bit error detection in a conventional single data transmission line.
本発明は、従来単一のデータ伝送路におけるビット誤り検出を行うＰＮ信号あるいは固定パターン信号を用いて複数のデータ伝送路間のスキュー測定を内部回路を複雑化させることなく測定することを可能とする。 - 特許庁 - To efficiency enhance a coding by reducing a useless bit pattern so as to attain less calculation amount and less storage amount and to decode a variable length code in a forward direction and also in a reverse direction, even when a synchronization period is set to each prescribed period by using a stuffing code.
無駄なビットパターンを減らして少ない計算量と記憶量により符号化効率を高め、またスタッフィング符号を用いて同期区間を一定周期毎に設定しても順方向にも逆方向にも可変長符号を復号可能とする。 - 特許庁 - To provide a waveform generator, a signal generation apparatus therewith, a waveform generation method and a signal generation method that keep phase continuity at connection parts of a waveform pattern sequence while reducing a frequency offset of each bit data.
各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法を提供する。 - 特許庁 - Various equipment is controlled by a controller 81 and the bit-winning pattern on the display part 41 is controlled to be changed by the controller 81 so that the display part 41 can be turned into a ready-to-win condition with expectations.
以上の各種機器の制御は制御装置８１によってなされており、制御装置８１により表示部４１の大当り図柄を変更するように制御することで表示部４１のリーチ状態への期待感を持たせることができる。 - 特許庁 - The checking device 1 comprises an infrared ray video camera 11 for performing the image pickup of the infrared ray emission 3 at the checking point, and an image processing unit including a control unit 14 which performs the image processing of the picked-up image to determine the identity of the checking bit pattern.
確認装置１は、前記視認地点で赤外線発光３を撮影する赤外線ビデオカメラ１１と、撮影画像を画像処理し前記確認用ビットパターンの同一性を判定する制御部１４を含む画像処理部とで構成されている。 - 特許庁 - To provide a burst synchronization circuit high in reliability and capable of selecting an optimum sampling phase by detecting both side edges of a 1-bit pulse without using an alternate pattern for burst synchronization in the case of matching a phase of a burst received data signal with a sampling phase of the received data signal and selecting an optimum sampling phase even on the occurrence of a bit error.
バースト状の受信データ信号とその受信データ信号のサンプリング位相とを合わせるバースト同期回路に関し、バースト同期用の交番パターンを用いることなく、１ビットパルスの両側エッジを検出して最適サンプリング位相を選択し、又、ビット誤りが発生しても最適サンプリング位相を選択する信頼性の高いバースト同期回路を提供する。 - 特許庁 - The processing procedure constituted in the image processing procedure design expert system is thereby equal to the processing procedure constituted when the sample pattern 12 is same to the image in the area desired to be extracted from the original image 11, even when the sample pattern 12 is a little bit larger or smaller than the image in the area desired to be extracted, so as to constitute the highly reliable pattern extracting procedure.
これによってサンプル図形１２が、原画像１１から抽出したい領域の画像よりも多少大きくなる場合、または小さくなる場合であっても、画像処理手順設計エキスパートシステムにおいて構成される処理手順が、サンプル図形が抽出したい領域の画像と同一である場合に構成される処理手順と等しくなり、より信頼性の高い図形を抽出する処理手順を構成することができる。 - 特許庁 - When the biosensor 100 is mounted on a measuring device 1, the bit pattern constituted of the marks 161 is detected by an optical means comprising a light emitting element 31 and a light receiving element 32, and necessary calibration data are selected automatically from an existing position.
バイオセンサ１００が測定器１に装着されると、マーク１６１によって構成されたビットパターンが発光素子３１及び受光素子３２からなる光学的手段によって検出され、その存在位置から必要な校正データが自動的に選択される。 - 特許庁 - To improve the error detection rate of reception data without lowering transmission efficiency by converting the reception data to a code violation pattern of an optional bit length when the level abnormality of transmission signals or the pulse width abnormality or the code violation abnormality of the reception data is detected.
伝送信号のレベル異常や受信データのパルス幅異常、符号違反異常を検出したとき、その受信データを任意ビット長の符号違反パターンに変換して伝送効率を低下することなく受信データの誤り検出率を向上させる。 - 特許庁 - The program of the deciphering system specification information 1231 uses a header detecting function for detecting a specific bit pattern in the contents, a frame length detecting a function for detecting frame length in the contents, and a deciphering process function for performing deciphering with the specified algorithm.
なお、暗号方式特定情報１２３１のプログラムには、コンテンツ中から特定ビットパターンを検出するヘッダ検出関数や、コンテンツ中からフレーム長を得るフレーム長検出関数や、指定されたアルゴリズムで復号を行う復号処理関数が用いられる。 - 特許庁 - An error detection circuit 160 compares a code series outputted from the encoder 140 with the received code series, detects a syndrome, specifies a bit position generating an error on the basis of the pattern of the syndrome, and outputs an error correcting pulse.
誤り検出回路１６０は、再畳み込み符号器１４０から出力される符号系列と受信された符号系列とを比較して、シンドロームを検出し、そのシンドロームのパターンに基づいて誤りが生じているビット位置を特定し、誤り訂正パルスを出力する。 - 特許庁 - A framing device (114) of an optical transmitting apparatus (110) embeds a logic determination bit pattern into a frame of data to be transmitted, and an intensity modulator (116) modulates the intensity of output laser light from a laser (112) in accordance with an output electric signal of the framing device (114).
光送信装置（１１０）のフレーム化装置（１１４）は、送信すべきデータのフレームに論理判定用ビットパターンを埋め込み、強度変調器（１１６）が、フレーム化装置（１１４）の出力電気信号に従いレーザ（１１２）の出力レーザ光を強度変調する。 - 特許庁 - To solve the cause of an inclination by finding the gradient or the inclination of the end of wiring (particularly a word line, a bit line) caused by the microminiaturization of a pattern of a semiconductor device such as a DRAM or the like and to solve the problem associated with the cause.
ＤＲＡＭ等、半導体装置のパターンの微細化によって生じる配線（特に、ワード線、ビット線）端部における傾き、倒れの現象を見出し、この現象の原因を解明すると共に、この現象によって生じる問題を解決することである。 - 特許庁 - The setting pattern of a function switch 62 having the function setting bit of a plurality of digit and the function setting content set based upon combined condition with the operation status of operation switches S1 to S6 are written and stored in a writable non-volatile memory 10.
書き込み可能な不揮発メモリ１０に、複数桁の機能設定ビットを有する機能設定スイッチ６２の設定パターンと前記操作用スイッチＳ１〜Ｓ６の操作状態との組合せ条件に基づいて設定される機能設定内容を書き込み記憶させる。 - 特許庁 - Paper document read data is stored in a bit map memory, and a character, pattern, image or the like of the memory data is recognized for each specific area, and the result is compared with a corresponding part of the format information to determine whether the paper document is of the scheduled kind or not.
紙文書読取データをビットマップメモリに記憶した上で、各特定領域についてのメモリデータの文字，パターン，イメージなどを認識し、その結果とフォーマット情報の対応部分とを比較してその紙文書が予定種類のものであるかどうかを判断する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
