「CMP process」を含む例文一覧(357)
＜前へ 1 2 3 4 5 6 7 8- To provide a polishing composition hardly causing the coagulation of the abrasive grains in slurry or the deposition of the abrasive grains on the inner wall of a pipe, capable of reducing a dishing phenomenon, allowing the selective polishing of a bimetal, and having good flatness after a CMP process.
スラリー中の砥粒の凝集や配管内壁への砥粒の堆積が生じにくい研磨組成物が提供するとともに、ＣＭＰ工程に用いた場合に、ディッシング現象が低減でき、バリアメタルの選択的な研磨が可能であり、かつ、ＣＭＰ工程後の平坦性が良好な研磨組成物を提供する。 - 特許庁 - To provide a composition for polishing and a polishing method for improving the polishing rate of a tantalum composition by increasing the polishing rate of copper at polishing the surface of copper, and reducing the polishing rate of copper at polishing the tantalum composition in a CMP working process of a semiconductor device having a copper film and a tantalum composition.
銅膜とタンタル化合物を有する半導体デバイスのＣＭＰ加工プロセスにおいて、銅表面を研磨する際は銅の研磨レートが大きいがタンタル化合物の研磨の際には銅の研磨レートが減少し、タンタル化合物の研磨レートが向上する研磨用組成物ならびに研磨方法を提供することにある。 - 特許庁 - To provide an abrasive composition that can reduce the erosion, caused when a wiring concentrating area is polished excessively as compared with a non-wiring area to ≤30 nm in an area having a narrow wiring width, during the course of a CMP process performed on a semiconductor device, having a copper film, a barrier layer composed of a tantalum compound, and an SiO_2 insulating layer.
銅膜、タンタル化合物のバリア層、ＳｉＯ_2の絶縁層を有する半導体デバイスのＣＭＰ加工プロセスにおいて、配線幅が細い領域において、配線密集領域が無配線領域比べて過剰に研磨され起こるエロージョンを３０ｎｍ以下にすることのできる研磨用組成物を提供する。 - 特許庁 - In a process for manufacturing a semiconductor device by chemical-machine-polishing with the use of a tantalum nitride film, a wafer 22 is performed in CMP with a laser beam radiated from a Raman spectroscope 23 irradiated onto the wafer 22 and a slully switched in response to a Raman peak intensity of 180 to 200 cm2 derived from the bonding of tantalum and nitrogen.
バリアメタルとして窒化タンタル膜を用い、化学機械研磨により半導体装置を製造する工程において、ラマン分光装置２３から出射されたレーザー光をウェハー２２に照射し、タンタルと窒素との結合に由来する１８０〜２００ｃｍ^-1のラマンピークの強度に応じてスラリーを切換えて、ウェハー２２をＣＭＰ研磨する。 - 特許庁 - To provide an interlayer dielectric planarization process in manufacturing a semiconductor device having no factor of specific variations in rotational polishing such as CMP method and using no planarization film such as an inorganic SOG film risking a shrink or an impurity gas generation with an etch back method or the like.
半導体装置の製造における層間絶縁膜の平坦化プロセスとして、ＣＭＰ法のように回転研磨固有のばらつき要因を有したりせず、かつ、エッチバック法のように収縮や不純物ガスを発生させたりするおそれのある無機ＳＯＧ膜のような平坦化膜を使用することのない、新しい層間絶縁膜平坦化プロセスを提供する。 - 特許庁 - Then the insulating material layer is removed secondarily by a normal wet etching method or a dry etching method, to a prescribed protruded thickness from the surface of the semiconductor substrate, namely a thickness equal to the insulating material layer which is removed at intermediate treatment process, after removing the CMP cut-off pattern and before forming a gate oxide film is left.
次に、半導体基板の表面から所定の突出した厚さ、すなわち、ＣＭＰ遮断パターンを除去してからゲート酸化膜を形成する前までの中間処理工程時に除去される絶縁物質層の厚さに該当する厚さが残るまで絶縁物質層を通常のウェットエッチング法またはドライエッチング法により２次的に除去する。 - 特許庁 - For instance, when an element isolation insulating film is formed, a silicon nitride film (CMP stopper film) 8 is formed on the recessed face of a silicon oxide layer (insulating layer with a rugged surface) 7, and then a process where a silicon oxide layer (insulating layer with a rugged layer) 7 in a disused region is polished is provided.
例えば、素子分離用絶縁膜を形成する際に、酸化シリコン層（絶縁層であり、凹凸面を備えている層）７の特定の凹面に窒化ケイ素膜（ＣＭＰ用ストッパ膜）８を形成した後に、ＣＭＰ法を使用して、不要な領域の酸化シリコン層（絶縁層であり、凹凸面を備えている層）７を研磨する工程を有するものである。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
