「Cache」を含む例文一覧(5776)
＜前へ 1 2 .... 28 29 30 31 32 33 34 35 36 .... 115 116 次へ＞- The MPOA cache can be securely erase only by transmitting/receiving one cache erasing request for each combination of I-MPC and E-MPC regardless of the number of MPOA cache entry, that is, for each shortcut path so that an efficient cache erasing system can be provided.
すなわち、ＭＰＯＡキャッシュのエントリ数に関わらず、Ｉ−ＭＰＣとＥ−ＭＰＣの組み合わせ１つ、すなわちショートカットパス１本につき１つのキャッシュ消去要求を送受信するだけで、確実にＭＰＯＡキャッシュを消去することができ、よって効率的なキャッシュ消去方式が得られる。 - 特許庁 - When the content of the cache memory is updated to new information by an address cache or data cache having a full associative method or a configuration according to it, the use history of each entry constituting the cache memory is grasped by generation management using the timer to select an unused entry.
フルアソシエイティブ方式若しくはそれに準ずる構成を有する、アドレスキャッシュ若しくはデータキャッシュによる、キャッシュメモリーの内容を新たな情報に更新する際に、タイマーを使用した世代管理によって、キャッシュメモリーを構成する各エントリーの使用履歴を把握して、未使用のエントリーを選択する。 - 特許庁 - If a data normality confirmation event arises, the server 10 first clears cache data stored in a cache memory contained in a DIMM memory 11, then reads out data stored in the disk device 15 into the cache memory, and performs normality confirmation processing for the data stored in the cache memory.
データ正常性確認イベントが発生すると、まずＤＩＭＭメモリ１１に内蔵されるキャッシュメモリ内に記憶されたキャッシュデータをクリアし、その後にディスク装置１５に格納されたデータをキャッシュメモリに読み出し、キャッシュメモリに格納されたデータに対して正常性確認処理を実施する。 - 特許庁 - A driver for controlling writing to the secondary storage device is disposed in a lower order than a file system 203, to redirect data to be written to the secondary storage device 109 to a memory 110 as a primary cache and a cache data file on a networked 103 cache server 102 as a secondary cache.
ファイルシステム２０３の下位に２次記憶装置書込み制御ドライバ１０８を配置し、２次記憶装置１０９への書込みに対して、メモリ１１０を１次キャッシュ、ネットワーク１０３先のキャッシュサーバ１０２上のキャッシュデータファイルを２次キャッシュとして書込みをリダイレクトする。 - 特許庁 - The disk drive includes a first flush cache memory location, a second flush cache memory location, and a controller for writing information associated with a flush cache write command in one of the first and second flush cache memory locations.
ディスクドライブは、第１のフラッシュキャッシュメモリ領域、第２のフラッシュキャッシュメモリ領域、及び、フラッシュキャッシュへの書き込み命令に関連付けられた情報を、第１のフラッシュキャッシュメモリ領域と前記第２のフラッシュキャッシュメモリ領域のうちのいずれか一方に書き込むコントローラを備える。 - 特許庁 - When receiving an instruction for leaving from the overlay network, the node apparatus selects a node located on the outside of a space having stored the cache information up to now as a transfer destination of the cache information so that the cache information is dispersed into the node and transfers the cache information to the selected transfer destination.
さらに、オーバーレイネットワークから離脱させる指示を受けたときに、キャッシュ情報をこれまで保持していた空間の外に位置するノードにキャッシュ情報を拡散するようにキャッシュ情報の転送先に選定し、選定された転送先にキャッシュ情報を転送する。 - 特許庁 - A sub-processor which performs decoding processing of compressed image raises the hit rate by cache in succeeding processing, by calculating cache area based on parameters which shows characteristic of image and changing memory area to cache adaptively when it transfers data from the main memory to cache.
圧縮画像の復号処理を行なうサブプロセッサは、メインメモリからデータをキャッシュに転送する際、画像の特徴を表すパラメータを基にキャッシュエリアを計算し、キャッシュするメモリ領域を適応的に変化させることにより、後続の処理でキャッシュにヒットする確率を高くする。 - 特許庁 - The storage device includes a storage memory, a cache memory storing cache to the storage memory, backup means that performs backup at interruption of a power supply, and control means that controls the size of the cache to the cache memory and changes the size according to the fatigue of the backup means.
記憶用メモリと、この記憶用メモリへのキャッシュを担うキャッシュメモリと、このキャッシュメモリへのキャッシュサイズを制御する制御手段と、電源断時のバックアップを行うバックアップ手段とを備え、このバックアップ手段の疲弊に応じて前記制御手段は前記キャッシュサイズを変える記憶装置。 - 特許庁 - When the data supposed to be successively read are stored in a cache, these data are stored in a pre-read cache part 30, and when the data supposed to be successively read are not stored in the cache, these data are read from a main memory 7 and stored in the look-ahead cache part 30.
そして、引き続いて読み出されると予想されるデータがキャッシュに記憶されている場合、そのデータを先読みキャッシュ部３０に記憶し、引き続いて読み出されると予想されるデータがキャッシュに記憶されていない場合、そのデータをメインメモリ７から読み出し、先読みキャッシュ部３０に記憶する。 - 特許庁 - In each FIFO queue, the registration state of a corresponding process cache is recorded, and when a packet arrives at an FIFO queue of entries which are not registered in the process cache, only the packet at the head passed to the function block to perform process cache miss processing, thereby expecting it to be registered in the process cache.
各ＦＩＦＯキューは対応するプロセスキャッシュの登録状況を記録しており、プロセスキャッシュに未登録状態のエントリのＦＩＦＯキューにパケットが到着すると、先頭のパケットのみをプロセスキャッシュミス処理を実施する機能ブロックへ渡し、プロセスキャッシュに登録されるのを待つ。 - 特許庁 - The problems are solved with the cache memory device and the central processing unit by providing the cache memory device 20 to store the group of instructions and the group of data regarding the system performance, memory management table 40 to manage a memory area to be stored in the cache memory device and a selecting circuit 100 to select the cache memory device.
本発明では、システム性能に係る命令群及びデータ群を記憶するキャッシュメモリ装置２０と、該キャッシュメモリ装置に記憶するメモリ領域を管理するメモリ管理テーブル４０と、キャッシュメモリ装置を選択する選択回路１００を設けることで、前記課題を解決するものである。 - 特許庁 - Besides, address and tag information showing the address on a shared memory 400 and the state of the data held on the cache memories 120 and 220 inside respective processors 100 and 200 is held just by cache capacity for the unit of a cache line in processor cache tag tables 350 and 351.
また、各プロセッサ１００，２００の内部のキャッシュ・メモリ１２０，２２０に共有メモリ４００上のどのアドレスのデータがどのような状態で保持されているかを示すアドレスおよびタグ情報を、プロセッサ・キャッシュ・タグ・テーブル３５０，３５１にキャッシュ容量分だけキャッシュ・ライン単位で保持する。 - 特許庁 - A cache management server shares and manages information on contents accumulated in a cache system and, when it receives a request of the contents transferred by a router, selects a second cache server having the lowest processing load out of cache servers accumulating the requested contents.
キャッシュ管理サーバは、前記キャッシュシステム内に蓄積されているコンテンツの情報を分担して管理し、前記ルータから転送されたコンテンツの要求を受信すると、前記要求されたコンテンツを蓄積している前記キャッシュサーバのうち処理負荷が最も低い第２のキャッシュサーバを選択する。 - 特許庁 - The memory cache may be configured to permit one or more page attributes of a page located at the matching address to be retrieved from the memory cache and not from the TLB, by further storing in each one of the cache lines a page attribute of the line of data stored in the cache line.
メモリキャッシュは、適合アドレスに配置されたページの１つまたは複数のページ属性を、ＴＬＢからではなく、メモリキャッシュから検索できるように構成されることができ、これは、キャッシュラインに記憶されたラインデータのページ属性を、キャッシュラインの夫々に更に記憶することによって行われる。 - 特許庁 - When no translation cache file is retrieved, a translation cache file with a header complying with the translation request stored is preliminarily registered in the translation cache database and a cache state is set during translation to make a translation execution part 30 perform machine translation of a source file.
訳文キャッシュファイルが検索できない場合は、翻訳要求に一致するヘッダのみを格納した訳文キャッシュファイルを訳文キャッシュデータベース３８に予備登録した後に、キャッシュ状態を翻訳中に設定し、翻訳実行部３０に原文ファイルを機械翻訳させる。 - 特許庁 - When the data expected to be read subsequently is stored in the cache, it is stored in a look-ahead cache part 20; when it is not stored in the cache, it is read from an external memory and stored in the look-ahead cache part 20.
そして、引き続いて読み出されると予想されるデータがキャッシュに記憶されている場合、そのデータを先読みキャッシュ部２０に記憶し、引き続いて読み出されると予想されるデータがキャッシュに記憶されていない場合、そのデータを外部メモリから読み出し、先読みキャッシュ部２０に記憶する。 - 特許庁 - The method comprises: a step 305 of requesting two cache lines from a tiled memory for one tiled-X cache read request without fragmenting the tiled-X cache read request; and a step 325 of returning data associated with the two requested cache lines.
一つのタイル式X方式キャッシュ読み取り要求について、そのタイル式X方式キャッシュ読み取り要求を分解することなくタイル式メモリから二つのキャッシュ・ラインを要求する段階３０５と、二つの要求されたキャッシュ・ラインに関連付けられたデータを返す段階３２５とを含む。 - 特許庁 - A main storage device is made to read a target program 3, and a cache line information generation part 5a is configured, and cache line information 6a having memory address information and symbol information in the functions of the target program 3 on a cache line is displayed as well as cache performance information 6b.
ターゲットプログラム３を主記憶装置に読み込ませ、キャッシュライン情報生成部５ａが構成されるために、キャッシュ性能情報６ｂとともに、キャッシュライン上のターゲットプログラム３の関数におけるメモリアドレス情報とシンボル情報とを有するキャッシュライン情報６ａが表示される。 - 特許庁 - The contents of a data cache need to be written back to a main memory temporarily and taken in an instruction cache again, by automatically detecting whether data that the processor writes being present in the instruction cache or instructions for cache control need to be executed by a program before.
従来は、プロセッサが書き込んだデータが命令キャッシュに存在するかどうかを自動検出して、データ・キャッシュの内容を一旦メイン・メモリに書き戻してから改めて命令キャッシュに取り込むか、又は、キャッシュ制御のための命令をプログラムが実行する必要があった。 - 特許庁 - FAILOVER AND FAILBACK OF WRITE CACHE DATA IN DUAL ACTIVE CONTROLLER
二重アクティブ・コントローラ内のライト・キャッシュ・データのフェイルオーバーおよびフェイルバック - 特許庁 - To efficiently hold data in respective cache memories by holding data which are common to a high-order and a low-order cache memory or decreasing the number of pieces of data held in the high-order and low-order cache memories in common.
上位および下位のキャッシュメモリに共通のデータを保持しない、あるいは、上位および下位のキャッシュメモリに共通に保持されるデータを少なくすることで、それぞれのキャッシュメモリに効率良くデータを保持する。 - 特許庁 - WWW CACHE SYSTEM AND METHOD FOR PRE-READING WWW DATA
ＷＷＷキャッシュシステム及びＷＷＷデータ先読み方法 - 特許庁 - A retrieving part 22, when storing a cache entry 26 in a cache storage part 14, obtains the environmental information of the client 10 who has requested content data, and retains it by linking it with the environmental information in the cache entry 26.
検索部２２は、キャッシュエントリ２６をキャッシュ記憶部１４に格納する際、コンテンツデータを要求したクライアント１０の環境情報を取得して、キャッシュエントリ２６内に環境情報を関連づけて保持する。 - 特許庁 - The server computer 10 transfers the amount corresponding to the temporary digital cache to the account of the shop from the account of the customer based on the received temporary digital cache.
サーバーコンピュータ１０は、受信した仮電子マネーに基づき、顧客の口座から店の口座に仮電子マネーの相当額を移転する。 - 特許庁 - The cache control device 101 includes a cache distribution control unit 40 which allocates a plurality of ways 51 included in a cache memory 50 to a plurality of tasks to be executed by a plurality of processors 10 and 11.
本発明のキャッシュ制御装置１０１は、キャッシュメモリ５０に含まれる複数のウェイ５１を、複数のプロセッサ１０及び１１により実行される複数のタスクに割り当てるキャッシュ配分制御部４０を備える。 - 特許庁 - The first cache control means stores write data to be written onto the first external storage in a cache area in the volatile memory.
第１キャッシュ制御手段は前記第１外部記憶装置に書き込むべきライトデータを前記揮発性メモリ内のキャッシュ領域に格納する。 - 特許庁 - In response to a request for writing from a file system, when any old data and related old parity are not present in the cache, they are read in the cache.
ファイルシステムからの書出要求により、旧データおよび関連する旧パリティがキャッシュにないときにはそれらがキャッシュに読込まれる。 - 特許庁 - The cache may also provide the confirmation data to a confirmation recipient.
キャッシュは確認データを確認受領者に提供することもできる。 - 特許庁 - To provide a cache memory control system such that the continuous or alternative execution of a plurality of programs that cache arbitrary blocks does not leave only low substitution precedence blocks in the cache memory that result in a deadlock at worst.
任意ブロックをキャッシングする複数のプログラムを、連続あるいは交互に実行した場合、置換順位が低いブロックばかりとなり最悪の場合デッドロックにならないようにしたキャッシュメモリ制御システムを提供する。 - 特許庁 - A cache management module 33 receives a writing request accompanied with start of commit processing or check point processing from an NAS (Network Attached Storage) controller 10 and stores requested data on the cache block of a cache memory 32.
キャッシュ管理モジュール３３は、ＮＡＳコントローラ１０からのコミット処理またはチェックポイント処理の開始に伴う書き込み要求を受けて、要求されたデータをキャッシュメモリ３２上のキャッシュブロックに格納する。 - 特許庁 - STORAGE DEVICE AND CONTROL METHOD FOR CACHE RESIDENCE IN STORAGE SYSTEM
ストレージシステム及びストレージシステムにおけるキャッシュ常駐化の制御方法 - 特許庁 - CACHE CONTROL METHOD IN STORAGE AREA NETWORK, SWITCH DEVICE, AND PROGRAM
ストレージエリアネットワークにおけるキャッシュ制御方法、スイッチ装置及びプログラム - 特許庁 - Quantity occupied by a cache belonging to each group is stored in a distribution management table 301 in each group corresponding to the reference timing of the cache.
分布管理テーブル３０１には、キャッシュの参照タイミングに応じたグループごとに、各グループに属するキャッシュの占める量が格納されている。 - 特許庁 - A storage has a first cache area 41 temporarily storing one page data read from a flash memory 2, and a second cache area 42 to which the data of the first cache area are transferred.
記憶部は、フラッシュメモリ２から読み出された１ページ分のデータを一時的に記憶する第１のキャッシュ領域４１と、第１のキャッシュ領域のデータが転送される第２のキャッシュ領域４２とを有している。 - 特許庁 - SECONDARY CACHE MEMORY, ITS DIAGNOSING METHOD AND INFORMATION PROCESSOR
２次キャッシュメモリ，２次キャッシュメモリの診断方法および情報処理装置 - 特許庁 - A master server 100 manages a master of use authority information, and a cache server 300 manages a duplicate of the use authority information as a cache.
マスタサーバ１００は利用権限情報のマスタを管理し、キャッシュサーバ３００は利用権限情報の複製をキャッシュとして管理している。 - 特許庁 - This cache control means 4 manages the access from the host device by every group within a predetermined address range of the storage 5, and writes the write data stored in the cache memory 3 from the cache memory 3 to the storage 5 by a unit of group.
キャッシュ制御手段４は、ホスト装置からのアクセスをストレージ５の所定アドレス範囲のグループ毎に管理し、キャッシュメモリ３に格納されたライトデータをグループ単位でキャッシュメモリ３からストレージ５に書き込む。 - 特許庁 - To provide a cache memory capable of keeping the coherency of data between processors with the excellent efficiency of operation, and to provide a processor provided with the cache memory.
プロセッサ間でデータのコヒーレンシーを動作効率よく保つことができるキャッシュメモリ及びこのキャッシュメモリを備えたプロセッサを提供する。 - 特許庁 - An inquiry scan cache is updated through a regular inquiry.
問い合わせスキャンキャッシュが、定期的な問い合わせを介して更新される。 - 特許庁 - When data that is read from the remote memory and stored in an L2 cache 304 is evacuated by replacement processing, the evacuated data is stored in a tertiary cache that is virtually provided in a low rank of the L2 cache 304.
リモートメモリから読み出してＬ２キャッシュ３０４に記憶されているデータがリプレース処理によって追い出された場合、その追い出されたデータを、Ｌ２キャッシュ３０４の下位に仮想的に設けた３次キャッシュに記憶する。 - 特許庁 - To efficiently use a cache memory during pipeline processing.
パイプライン処理を行いつつ、キャッシュメモリを効率良く使用できるようにする。 - 特許庁 - When the data in the address region are written in a cache memory according to cache mistake, the replacement protection bit L of the write entry is set as a valid value.
キャッシュミスによりアドレス領域内のデータをキャッシュメモリに書き込むときに、書き込むエントリのリプレース保護ビットＬを有効な値に設定する。 - 特許庁 - A cache mistake detecting part 10b detects a cache mistake for the semiconductor memory 6 in the process of first and second virtual machines 131, 132.
キャッシュミス検出部１０ｂは、第１・第２の仮想マシン１３１，１３２の処理において半導体メモリ６に対するキャッシュミスの検出を行う。 - 特許庁 - Thus, it is possible to easily specify functions generating cache conflict, and to rearrange those functions by a link option so that the same cache line can be prevented from being shared, and to reduce any cache mistake.
これにより、キャッシュコンフリクトを生じさせている関数を容易に特定でき、同一のキャッシュラインを共有しないようにそのような関数をリンクオプションで再配置することができ、キャッシュミスを削減することができる。 - 特許庁 - An E-MPC retrieves an E-cache entry imposed by the MPS from an E-cache that the E-MPC has, and transmits one cache erasing request to the ATM address of an I-MPC set to the relevant entry.
Ｅ−ＭＰＣはＭＰＳが課したＥ−キャッシュエントリを自分の持つＥ−キャッシュから検索し、該当するエントリに設定されたＩ−ＭＰＣのＡＴＭアドレス宛にキャッシュ消去要求を１つ送信する。 - 特許庁 - To correctly detect the idle state of a processor caused by a cache mistake.
キャッシュミスに起因するプロセッサのアイドル状態を正確に検出する。 - 特許庁 - A cache control circuit discriminates whether target block data is stored in the cache memory in response to a request from a keystone correction circuit.
キャッシュ制御回路は、キーストーン補正回路からの求めに応じて、キャッシュメモリ上に、目的のブロックデータが格納されているか否かを判別する。 - 特許庁 - To improve cache read speed in a semiconductor memory.
半導体記憶装置において、キャッシュリードの速度を向上可能とする。 - 特許庁 - To prevent highly local data from being removed from a cache memory.
局所性の高いデータがキャッシュメモリからの追い出されないようにする。 - 特許庁 - To suppress wasteful consumption of a low hierarchy cache access pipeline by a hardware prefetch request issued from a cash memory of high hierarchy to a cache memory of low hierarchy in a cache memory having a plurality of hierarchies.
複数階層のキャッシュメモリにおいて、上位階層のキャッシュメモリから下位階層のキャッシュメモリに発行されるハードウエアプリフェッチの要求により、無駄な下位階層キャッシュアクセスパイプラインが消費されるのを抑制する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
