「Cache」を含む例文一覧(5776)

＜前へ 1 2 .... 24 25 26 27 28 29 30 31 32 .... 115 116 次へ＞
  • To provide a cache memory control device capable of achieving an efficient cache memory configuration according to kinds of buffers used.
    使用するバッファの種類に応じて効率の良いキャッシュメモリの構成を実現することができるキャッシュメモリ制御装置を得る。 - 特許庁
  • To enhance hit rate of a cache memory and to increase processing speed.
    キャッシュメモリのヒット率を向上させ処理速度を向上する。 - 特許庁
  • To perform acceleration while suppressing increase of an area of a cache memory.
    キャッシュメモリの面積の増大を抑制しつつ、高速化する。 - 特許庁
  • The cache means manages the access right together with the expiry date.
    キャッシュ手段は、アクセス権を有効期限とともに管理する。 - 特許庁
  • RECORDING REPRODUCER, CACHE PROCESSING METHOD, PROGRAM, AND RECORDING MEDIUM
    記録再生装置、キャッシュ処理方法、プログラム、および記録媒体 - 特許庁
  • For example, when the storage area 230 of the archive 200 is a magnetic disk, the cache area 240 is a main memory or a cache memory.
    たとえば、アーカイブ２００の記憶領域２３０が磁気ディスクである場合、キャッシュ領域２４０はメインメモリやキャッシュメモリとなる。 - 特許庁
  • A rewritten instruction code is stored in a data cache memory (S2).
    書換えられた命令コードがデータキャッシュメモリに記憶される（Ｓ２）。 - 特許庁
  • METHOD AND DEVICE FOR REFRESHING DATA IN DRAM CACHE MEMORY
    ＤＲＡＭキャッシュ・メモリ中のデータをリフレッシュする方法および装置 - 特許庁
  • To improve the performance of a CPU by reducing unnecessary access to an L2 cache in an initial state or right after an L2 cache flush.
    初期状態/Ｌ２キャッシュフラッシュ直後で不要なＬ２キャッシュへのアクセスを減らし、ＣＰＵの処理能力を向上させる。 - 特許庁
  • METHOD AND SYSTEM OF RECOVERY FOR L1 DATA CACHE PARITY ERROR
    Ｌ１デ—タ・キャッシュ・パリティ・エラ—のための回復方法及びシステム - 特許庁
  • A substitution logic block selects cache lines for substitution out of the cache lines of one of the two groups in an allocation cycle.
    置換論理ブロックは、割り振りサイクル中に２群のうち１群のキャッシュ・ラインからキャッシュ・ラインを置換のために選択的に選ぶ。 - 特許庁
  • To provide a buffer cache device which makes the size of a buffer cache variable length and accelerates access even in various file access sizes.
    バッファキャッシュのサイズを可変長にし、様々なファイルアクセスサイズにおいてもアクセスを高速化できるバッファキャッシュ装置を提供する。 - 特許庁
  • The tag bits contain address information for the cache line, as well as state information indicating a coherency protocol state for the cache line.
    タグビットは、キャッシュラインのための一貫性プロトコル状態を示す状態情報だけでなく、キャッシュラインのアドレス情報をも含む。 - 特許庁
  • STORAGE DEVICE USING NONVOLATILE CACHE MEMORY AND ITS CONTROL METHOD
    不揮発性キャッシュメモリを用いる記憶装置とその制御方法 - 特許庁
  • The old parity is overwritten in the cache with the new parity, and the new data are written in a disk, and the parity block in the cache is marked.
    旧パリティが新パリティによりキャッシュに上書きされ、新データがディスクに書出され、キャッシュ中のパリティブロックがマークされる。 - 特許庁
  • Cache representation of the microprocessor design under the test is initialized.
    テスト中のマイクロプロセッサ設計のキャッシュ表現を初期化する。 - 特許庁
  • MULTIPROCESSOR COMPUTER, METHOD FOR GUARANTEEING CACHE CONSISTENCY, AND PROGRAM
    マルチプロセッサ計算機、キャッシュ整合性の保証方法、及びプログラム - 特許庁
  • A range within a real page number address of the cache directory is identified for performing page allocations using the specification of the cache.
    キャッシュ・ディレクトリの実ページ番号アドレス内のある範囲が、キャッシュの仕様を使用してページ割り当てを行うために特定される。 - 特許庁
  • Memory allocation cache access is detected by an address decoder AD after a cache controller receives an access request from a CPU 2a.
    メモリ割り付けキャッシュアクセスは、ＣＰＵ２ａからアクセス要求をキャッシュコントローラが受理した後、アドレスデコーダＡＤで検知される。 - 特許庁
  • These areas can be defined as a cache possible area or a cache impossible area in accordance with user's needs.
    或いは使用者のニーズに合わせて、これらの領域をキャッシュ可能範囲或いはキャッシュ不可能範囲に定義する事ができる。 - 特許庁
  • MULTIPROCESSOR SYSTEM, SYSTEM BOARD, AND CACHE REPLACEMENT REQUEST PROCESSING METHOD
    マルチプロセッサシステム，システムボードおよびキャッシュリプレース要求処理方法 - 特許庁
  • The initializer initializes the cache entry by using the remaining records.
    イニシャライザは、残りの記録を使用して、キャッシュエントリを初期化する。 - 特許庁
  • When the reference case for performing a search is out of the cache, a new cache is made centering around the reference case.
    探索を実施する基準事例がキャッシュから外れた場合には、その基準事例を中心に新たなキャッシュを作成する。 - 特許庁
  • Whether or not the prefetch of the secondary cache is performed is decided by an address in a block in a currently accessed secondary cache block.
    ２次キャッシュのプリフェッチを行うか否かは現在アクセス中の２次キャッシュブロックにおけるブロック内アドレスにより判断する。 - 特許庁
  • CACHE MEMORY, VECTOR PROCESSOR AND VECTOR DATA ALIGNMENT METHOD
    キャッシュメモリ及びベクトル処理装置並びにベクトルデータ整列方法 - 特許庁
  • To actualize interleaving-system constitution in the cache memory circuit without using the cache memory circuit by fractionizing it into banks.
    インタリーブ方式の構成を、キャッシュメモリ回路をバンク単位に細分化して使用することなく、キャッシュメモリ回路内で実現する。 - 特許庁
  • To provide a cache controller with which coherency between a cache and a main memory is maintained even when a pre-fetch address is dynamically changed.
    プリフェッチアドレスを動的に変更した場合にも、キャッシュと主メモリとのコヒーレンシーが保たれるキャッシュ制御装置を提供する。 - 特許庁
  • A cache maintains both data and related parity stripes.
    キャッシュはデータと関連するパリティストライプとの両方を維持する。 - 特許庁
  • If anyone were to check my memory cache, it would put you in considerable danger.
    誰かが私のメモリを チェックしたら 君は危険に晒される - 映画・海外ドラマ英語字幕翻訳辞書
  • Dominic stole a cache of nypd files on you and your organization.
    ドミニクはny市警の ファイルを盗んだ お前や組織に関すること - 映画・海外ドラマ英語字幕翻訳辞書
  • Dominic stole a cache of nypd files on you and your organization.
    ドミニクはNY市警の ファイルを盗んだ お前や組織に関すること - 映画・海外ドラマ英語字幕翻訳辞書
  • Cache memory may be used to improve processing speed
    キャッシュメモリを使って処理速度を向上させることができる - コンピューター用語辞典
  • The motherboard supports either 256k or 512k of writeback cache.
    このマザーボードは, 256kまたは512kどちらのライトバック・キャッシュもサポートします. - コンピューター用語辞典
  • Number of seconds that the local cache is used, and not updated (Time To Kill)
    ローカルのキャッシュを更新せずに使い続ける秒数(Time To Kill) - PEAR
  • if set to TRUE, the cache validity won't be tested
    もし TRUEを指定した場合、キャッシュの正当性はテストされません。 - PEAR
  • if no group is specified all cache files will be destroyed ; else only cache files of the specified group will be destroyed Parameter
    グループが指定されない場合、全てのキャッシュファイルが削除されます ;または、指定されたグループのキャッシュファイルだけが削除されます。 - PEAR
  • Example 43-2. On the fly creation of a compressed ZIP archive with a cache
    例 43-2その場での圧縮 ZIP アーカイブの作成 (キャッシュを使用) - PEAR
  • Gets an array of all global variables in the variable cache.
    全グローバル変数の配列を変数キャッシュから取得します。 - PEAR
  • CACHE MEMORY DEVICE AND CENTRAL PROCESSING UNIT USING THE SAME
    キャッシュメモリ装置及びそれを用いた中央演算処理装置 - 特許庁
  • METHOD AND DEVICE FOR REDUCING LEAKAGE POWER IN CACHE MEMORY
    キャッシュメモリにおける漏洩電力の低減方法及び装置 - 特許庁
  • CACHE MEMORY DEVICE AND BIT ERROR DETECTING METHOD FOR REFERENCE HISTORY
    キャッシュメモリ装置、及び、参照履歴のビット誤り検出方法 - 特許庁
  • UNCORRECTABLE FAULT RELIEVING SYSTEM FOR DATA ARRAY IN CACHE MEMORY
    キャッシュメモリにおけるデータアレイの訂正不能障害救済方式 - 特許庁
  • STORAGE DEVICE USING NONVOLATILE CACHE MEMORY AND CONTROL METHOD THEREOF
    不揮発性キャッシュメモリを用いた記憶装置とその制御方法 - 特許庁
  • To provide a method for holding a cache of high use frequency.
    利用頻度の高いキャッシュを保持する方法を提供する。 - 特許庁
  • A first local cache controller associated with a first local cache of a first processor detects occurrence of false sharing of a first cache line by a second processor running a program code and allows the false sharing of the first cache line by the second processor.
    第１プロセッサの第１ローカル・キャッシュに関連する第１ローカル・キャッシュ・コントローラは、プログラム・コードを実行中の第２プロセッサによる第１キャッシュ・ラインの偽共有（false sharing）の発生を検出し且つ第２プロセッサによる第１キャッシュ・ラインの偽共有を許可する。 - 特許庁
  • To provide a method for compiling that reduces a total cache miss including a cache line conflict and improves processing speed, a compiler, a compilation device, a program code creation method, a program, a calculation method of optimum utilization of cache and a calculation device for optimum utilization of cache.
    ラインコンフリクトを含めたトータルなキャッシュミスを軽減でき、処理速度を向上させることができるコンパイル方法、コンパイラ、コンパイル装置、プログラムコード作成方法、プログラム、キャッシュ最適利用演算方法、およびキャッシュ最適利用演算装置を提供すること。 - 特許庁
  • When data having the same address as data read from the first cache area 41 are read controller, a controller transfers the data of the first cache area to the second cache area 42, and reads and outputs the data stored in the second cache area 42.
    コントローラは、第１のキャッシュ領域４１に読み出されたデータと同一のアドレスのデータが読み出された場合、第１のキャッシュ領域のデータを第２のキャッシュ領域４２に転送し、第２のキャッシュ領域４２に記憶されたデータを読み出して出力する。 - 特許庁
  • To obtain a network cache device which eliminates the waste of cache data due to user's operation interruption and invalid cache processing and performs stable data transfer in a cache device for a network which performs mass data transfer such as multimedia reproduction including a dynamic image.
    動画像を含むマルチメディア再生等の大容量のデータ転送をおこなうネットワークのキャッシュ装置において、利用者の操作中断によるキャッシュデータの無駄や、無効なキャッシュ処理をなくし、安定したデータ転送をおこなうネットワークキャッシュ装置を提供する。 - 特許庁
  • A proxy 1-1 has a cache, consists of a cache management section, a network transmission reception section, a proxy controller and an account management section, extracts VOD data from the cache so long as the VOD data are in existence in the cache with respect to a request of a client and transmits the data to the client.
    プロキシ１−１がキャッシュを有し、キャッシュ管理部と、ネットワーク送受信部とプロキシコントローラとアカウント管理部から構成され、クライアントの要求に対し、キャッシュにＶＯＤデータが存在する限り、キャッシュからＶＯＤデータを取り出しクライアントに送信する。 - 特許庁
  • This navigation system has: a cache memory sectionalized into a plurality of section areas having different cache sizes; and a recording processing means deciding an attribute of the cache data, and recording the cache data in the selected section area among the respective section areas on the basis of a decision result.
    キャッシュサイズの異なる複数の区画領域に区画されたキャッシュメモリと、キャッシュデータの属性を判定し、判定結果に基づいて前記各区画領域のうちの選択された区画領域にキャッシュデータを記録する記録処理手段とを有する。 - 特許庁
＜前へ 1 2 .... 24 25 26 27 28 29 30 31 32 .... 115 116 次へ＞

例文データの著作権について