DATA-DRIVEN TAG TABLE APPARATUS, DATA-DRIVEN CACHE MEMORY, AND READ AND WRITE METHOD IN DATA-DRIVEN CACHE MEMORY データ駆動型タグテーブル装置及びデータ駆動型キャッシュメモリ並びにデータ駆動型キャッシュメモリでのリード及びライト方法 - 特許庁
STORAGE SYSTEM WITH VOLATILE CACHE MEMORY AND NONVOLATILE MEMORY 揮発性キャッシュメモリと不揮発性メモリとを備えたストレージシステム - 特許庁
VIDEO DISTRIBUTION CACHE DEVICE AND VIDEO COLLECTION REPRODUCER 映像分散キャッシュ装置、及び映像収集再生装置 - 特許庁
When it becomes possible to store the packets in the file cache 300, the packets are transmitted to the file cache from the ring buffer at high speed. ファイルキャッシュ300に格納できるようになったとき、リングバッファからファイルキャッシュにパケットを高速で転送できる。 - 特許庁
To provide a cache system applicable to a large scale network. 大規模な網に適用可能なキャッシュシステムを提供する。 - 特許庁
Only when the above mentioned significance of the content is high, a cache registration/erasing means 211 registers the content in the cache region. キャッシュ登録/削除手段211は、上述のコンテンツの重要度が高い場合のみキャッシュ領域に登録する。 - 特許庁
REDUNDANCY METHOD AND COMPUTER PROGRAM FOR STORAGE SYSTEM AND CACHE ストレージシステム及びキャッシュの冗長化方法とコンピュータプログラム - 特許庁
To provide a cache circuit capable of improving a CPU processing speed by improving a cache hit ratio. キャッシュヒット率を向上させることによりCPU処理速度の向上をさせることができるキャッシュ回路を提供する。 - 特許庁
When the second cache server receives a transfer instruction, it transfers the requested contents to a first cache server. 前記第2のキャッシュサーバは、転送指示を受信すると、前記要求されたコンテンツを第1のキャッシュサーバへ転送する。 - 特許庁
METHOD AND PROFILING CACHE FOR MANAGEMENT OF VIRTUAL MEMORY 仮想メモリを管理するための方法およびプロファイリング・キャッシュ - 特許庁
MICROCOMPUTER, CACHE MEMORY CONTROL METHOD AND CLOCK CONTROL METHOD マイクロコンピュータ、キャッシュメモリ制御方法及びクロック制御方法 - 特許庁
ENGINE CONTROLLER, METHOD FOR CONTROLLING CACHE FOR ENGINE CONTROLLER エンジン制御装置、エンジン制御装置のキャッシュの制御方法 - 特許庁
The advanced processor includes a plurality of multithreaded processor cores each having a data cache and instruction cache. 最新型プロセッサは、それぞれがデータキャッシュおよび命令キャッシュを持っている複数のマルチスレッドプロセッサコアを備えている。 - 特許庁
Following packets access the process cache from the FIFO queue at the point of time when the registration to the process cache is completed. 以降のパケットはプロセスキャッシュへの登録が完了した時点でFIFOキューからプロセスキャッシュへのアクセスを実施する。 - 特許庁
LAYER 2 ADDRESS CACHE UPDATE CONTROL METHOD, DEVICE, AND PROGRAM レイヤ2アドレスキャッシュ更新制御方法、装置及びプログラム - 特許庁
METHOD AND DEVICE FOR LEVEL 2 CACHE/NEST ADDRESS TRANSLATION レベル2キャッシュ/ネスト・アドレスを変換する方法および装置 - 特許庁
A local cache is included within the business continuance appliance. 更に、業務継続アプライアンス内にローカル・キャッシュが含まれる。 - 特許庁
To improve the cache responsiveness by an efficient flash processing. 効率的なフラッシュ処理によるキャッシュ応答性の向上。 - 特許庁
To provide a method and system for cache server balancing. キャッシュ・サーバ・バランシング方法及びシステムを提供すること。 - 特許庁
METHOD AND SYSTEM FOR DISTRIBUTING CONTENT TO CACHE SERVER, AND PROGRAM キャッシュサーバへのコンテンツ配信方法とシステムおよびプログラム - 特許庁
To provide a Web contents cache system by which a required cache storage capacity is reduced and also a retrieval speed is improved. 必要とされるキャッシュの記憶容量を削減するとともに、検索速度を向上するWebコンテンツキャッシュシステムの提供。 - 特許庁
The minimum number of jiffies to keep an ARP entry in the cache.
ARP エントリをキャッシュに保存する時間の最小値 (jiffy 単位)。 - JM
Write back to memory and invalidate the affected valid cache lines.
変更があったキャッシュラインをメモリに書き戻し、無効にする。 - JM
is also specified, the cache is still rebuilt.
が同時に指定されなければ、キャッシュのほうは再構成される。 - JM
If both slab cache statistics and SMP are defined, there will be four additional columns, reporting the per-CPU cache statistics.
slab キャッシュ統計と SMP が両方有効になっている場合は、per-CPU キャッシュの統計を表示する 4 つのカラムがさらに追加される。 - JM
In some embodiments, a Web page server includes a cache and the framework including the extensible cache dependence base. いくつかの実施形態で、ウェブページサーバに、キャッシュと、拡張可能キャッシュ依存関係ベースクラスを含むフレームワークが含まれる。 - 特許庁
In a step S3, the cache controller divides a multipurpose cache corresponding to the value written to the register in the step S2. ステップS3において、キャッシュコントローラは、ステップS2でレジスタに書き込まれた値に対応して多目的キャッシュを分割する。 - 特許庁
The cache entry reference includes an address identifier and a way identifier. キャッシュエントリ参照は、アドレス識別子・ウェイ識別子を含む。 - 特許庁
To provide an improved external RAID-enabling cache. 改良された外部RAID対応キャッシュを提供する。 - 特許庁
MEMORY SYSTEM, CACHE MEMORY CONTROL METHOD, AND MEMORY CONTROL PROGRAM メモリシステム、キャッシュメモリ制御方法及びメモリ制御プログラム - 特許庁
To make individual writing processing to a cache efficient while securing the consistency of all cache data. キャッシュデ−タ全体の一貫性を確保しながら、キャッシュそれぞれの書き込み処理の効率化を図ることを目的とする。 - 特許庁
To realize both the safety and consistency of data on a cache. キャッシュ上データの安全性と整合性を両立させる。 - 特許庁
DATA STORAGE DEVICE AND CACHE CONTROL METHOD IN THE SAME データ記憶装置及び同装置におけるキャッシュ制御方法 - 特許庁
To efficiently write back data into a main memory from a cache memory. キャッシュメモリからメインメモリへ効率的にデータを書き戻す。 - 特許庁
The data processor is provided with a set associative type cache memory (2) to enable an associating operation to use tag information of an indexed cache line. インデックスされたキャッシュラインのタグ情報を用いる連想動作が可能なセットアソシアティブ型のキャッシュメモリ(2)を有する。 - 特許庁
To exclude performance degradation in accordance with pipelining of cache access. キャッシュアクセスのパイプライン化に伴う性能低下を排除する。 - 特許庁
METHOD FOR MANAGING CACHE MEMORY AND STORAGE DEVICE OR COMPUTER SYSTEM キャッシュメモリの管理方法、ストレージ装置または計算機システム - 特許庁
METHOD AND APPARATUS FOR CONTROLLING HIERARCHICAL CACHE MEMORY 階層型キャッシュメモリを制御するための方法ならびに装置 - 特許庁
In this case, a PC system cache is yet to be released. この場合、PCシステムキャッシュは未だ解放されていない。 - 特許庁
To provide a local cache block flash command. 局所的なキャッシュ・ブロック・フラッシュ命令を提供すること。 - 特許庁
SEGMENTATION OF CACHE FOR PROVIDING SERVICE LEVEL TO BE CHANGED 変化するサービスレベルを提供するためのキャッシュのセグメント化 - 特許庁
To start the use as a built-in memory, when using a cache memory as the built-in memory, without performing a cache memory operation. キャッシュメモリを内蔵メモリとして使用する場合に、キャッシュメモリ動作を実行せずに内蔵メモリとして使用開始する。 - 特許庁
To make it possible to reduce capacity of a cache memory in developing display images to the cache memory and to shorten transfer time. 表示画像をキャッシュメモリに展開する際の容量の軽減化及び転送時間の短縮化を可能にする。 - 特許庁
REPLACEMENT CONTROL METHOD FOR SHARED CACHE MEMORY AND DEVICE THEREFOR 共有キャッシュメモリのリプレイスメント制御方法及びその装置 - 特許庁
To shorten latency in the case of a cache miss by making a start in advance of a cache memory reference instruction and performing data replacement. キャッシュメモリ参照命令の実行より先行して起動してデータリプレースを行い、キャッシュミス時のレーテンシを短縮する。 - 特許庁
MECHANISM FOR MAINTAINING CACHE CONSISTENCY IN COMPUTER SYSTEM コンピュータ・システム内でキャッシュ整合性を維持するためのメカニズム - 特許庁
The receiving terminal retrieves the contents and stores in a cache. 受信端末はコンテンツを取り出してキャッシュに記憶する。 - 特許庁
The data class is stored in a tag store 412, and each tag in the tag store corresponds to a single cache line in the data cache. データクラスは、タグストア412に格納され、タグストア内の各タグは、データキャッシュ内の単一のキャッシュラインに対応する。 - 特許庁
SYSTEM FOR PRESERVING LOGICAL OBJECT INTEGRITY WITHIN REMOTE MIRROR CACHE リモートミラーキャッシュ内の論理オブジェクトの完全性を保つシステム - 特許庁
Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved.