「Cache」を含む例文一覧(5776)

＜前へ 1 2 .... 21 22 23 24 25 26 27 28 29 .... 115 116 次へ＞
  • PROCESSOR SYSTEM WITH CACHE-BASED SOFTWARE BREAKPOINT
    キャッシュをベースとしたソフトウェア・ブレークポイントを有するプロセッサ・システム - 特許庁
  • SEGMENTATION OF CACHE FOR OFFERING VARYING SERVICE LEVEL
    変化するサービスレベルを提供するためのキャッシュのセグメント化 - 特許庁
  • DISK ARRAY DEVICE AND CACHE CONTROL METHOD FOR DISK ARRAY DEVICE
    ディスクアレイ装置およびディスクアレイ装置のキャッシュ制御方法 - 特許庁
  • To obtain a high cache effect while effectively utilizing a limited memory source without performing cache processes more than necessary.
    必要以上にキャッシュ処理を行うことなく、限られたメモリ資源を有効に活用しつつ高いキャッシュ効果を得る。 - 特許庁
  • The cache controller enables the data taken out of the storage to be stored in the cache without being concerned with by a host computer.
    キャッシュコントローラによって、ホストコンピュータからは意識されずに、ストレージから取り出したデータをキャッシュに格納できる。 - 特許庁
  • Software running on the processor generates cache management commands.
    そのプロセッサで動くソフトウェアがキャッシュ管理コマンドを生成する。 - 特許庁
  • SEMICONDUCTOR MEMORY DEVICE AND CACHE MEMORY SYSTEM USING THE SAME
    半導体記憶装置およびそれを用いたキャッシュメモリシステム - 特許庁
  • DISK ARRAY DEVICE ADOPTING CLUSTER CONSTITUTION AND CACHE CONTROL SYSTEM
    クラスタ構成を採るディスクアレイ装置及びキャッシュ制御方式 - 特許庁
  • In order to access other cache lines, another cache word line is selected by rotating the decoded base address offset bits.
    他のキャッシュラインにアクセスするには、復号ベースアドレスオフセットビットを回転させることによって、別のキャッシュワードラインを選択する。 - 特許庁
  • Even when the cache is hit, an access means 12 accesses the information whose cache is hit with respect to a main memory model 1.
    一方、アクセス手段１２は、キャッシュヒットでもそのキャッシュヒットした情報のアクセスを主メモリモデル１に対して行う。 - 特許庁
  • PROTECTION MECHANISM OF IMPRECISE CACHE LINE DURING A MEMORY CLONE OPERATION
    メモリ複製オペレーション時の不正確なキャッシュ・ライン保護機構 - 特許庁
  • An accumulation data management part 21 deletes the cache data determined by the deletion cache determination part 23 from the data storage part 25.
    蓄積データ管理部２１は、削除キャッシュ決定部２３が決定したキャッシュデータをデータ記憶部２５から削除する。 - 特許庁
  • CACHE SERVER SYSTEM AND FILE PRIORITY MANAGEMENT TABLE PREPARING DEVICE
    キャッシュサーバ・システムとファイル優先度管理テーブル作成装置 - 特許庁
  • CACHE CONTROL, DATA PROCESSING SYSTEM AND PROCESSING PROGRAM THEREFOR
    キャッシュ制御およびデータ処理システム並びにその処理プログラム - 特許庁
  • To provide a storage cluster system which reduces cost concerning lead cache invalidate processing and guarantees consistency of the cache.
    リードキャッシュインバリデート処理にかかるコストを低減し、キャッシュの一貫性を保証するストレージクラスタシステムを提供すること。 - 特許庁
  • VIDEO TRANSMITTING APPARATUS WITH TIMEOUT-PROOF FUNCTION FOR STATION CACHE
    ステーションキャッシュのタイムアウト防止機能付き映像伝送装置 - 特許庁
  • To suppress reduce data processing speed due to erroneous cache by excluding probabilistic elements from behaviors of a cache memory.
    キャッシュメモリの動作挙動から確率的な要素を排除して、キャッシュミスによるデータ処理速度の低下を抑制する。 - 特許庁
  • The first directory manages the cache state of the one node.
    第一のディレクトリは、自ノードのキャッシュ状態を管理する。 - 特許庁
  • PROGRAMMABLE LOGIC CIRCUIT AND COMPUTER SYSTEM, AND CACHE METHOD
    プログラマブル論理回路及びコンピュータシステム並びにキャッシュ方法 - 特許庁
  • The server cache determination means determines a user different from a user on which the authentication request is performed as a cache target user.
    サーバキャッシュ決定手段は、認証要求を行ったユーザとは異なるユーザをキャッシュ対象ユーザとして決定する。 - 特許庁
  • Alternatively, prefetch from the cache can be continued.
    代替として、キャッシュからのプリフェッチが継続することができる。 - 特許庁
  • APPARATUS AND METHOD FOR CONTROLLING CACHE OF HARD DISK DEVICES
    ハードディスク装置のキャッシュを制御する方法および装置 - 特許庁
  • To dynamically vary the capacity of a cache memory in a cache system while maintaining the number of "ways".
    本発明は、キャッシュシステムにおいて、ｗａｙ数を維持したまま、キャッシュメモリの容量を動的に変更できるようにする。 - 特許庁
  • A cache memory 300 comprises a two-bit saturation counter 320-n associated with each cache line and an N-bit global counter 310.
    キャッシュメモリ３００は、各キャッシュラインと関連する２ビット飽和カウンタ３２０−ｎと、Ｎビットグローバルカウンタ３１０を含む。 - 特許庁
  • The server 2 is an authentication information cache generation/update means and updates information in an authentication information cache table 21.
    サーバ２は、認証情報キャッシュ生成・更新手段２６で、認証情報キャッシュテーブル２１内の情報を更新する。 - 特許庁
  • PROCESSOR INTEGRATED CIRCUIT FOR DYNAMICALLY ALLOCATING CACHE MEMORY
    動的にキャッシュ・メモリの割り当てを行うプロセッサ集積回路 - 特許庁
  • By snooping a kill-type operation for the virtual cache inside the system memory, the cache coherency of the software state in maintained.
    システムメモリ内のバーチャルキャッシュに対してキルタイプ動作をスヌープすることによって、ソフト状態のキャッシュコヒーレンシを維持する。 - 特許庁
  • The n-ary tree can fit in memory but not in cache.
    多進木はメモリにはふさわしいがキャッシュにはそうでない。 - コンピューター用語辞典
  • Note: If you changed your creditentials, you should issue a pear clear-cache command to make sure that the installer does not use cached data.
    注意認証情報を変更した場合は、pear clear-cacheコマンドを実行してキャッシュデータを削除しなければなりません。 - PEAR
  • The cache file is "touched", so it starts a new lifetime period.
    キャッシュファイルが"touch" され、新たに生まれ変わることになります。 - PEAR
  • Introduction - cache--How Sigma caches the "prepared" templates
    導入 - キャッシュ--Sigma が "準備された" テンプレートをキャッシュする方法 - PEAR
  • This decorator provides a very efficient cache layer.
    このデコレータは、非常に効率的なキャッシュを提供します。 - PEAR
  • A first example of the client side use (with integrated cache)
    クライアント側の (統合キャッシュを使用した) 最初の使用例 - PEAR
  • To efficiently perform logic verification of a cache memory.
    キャッシュメモリの論理検証を効率的に行うことができる。 - 特許庁
  • APPARATUS AND METHOD FOR CARRYING OUT CACHE READING OPERATION
    キャッシュ読み出し動作を実行する装置およびその方法 - 特許庁
  • METHOD TO PROVIDE CACHE MANAGEMENT COMMAND FOR DMA CONTROLLER
    ＤＭＡコントローラにキャッシュ管理コマンドを提供する方法 - 特許庁
  • To provide a cache control program having less overhead.
    オーバーヘッドの少ないキャッシュ制御プログラムを提供すること。 - 特許庁
  • To reduce unwanted reading to a cache memory from a main memory.
    メインメモリからキャッシュメモリへの不要な読込みを削減する。 - 特許庁
  • To provide a method and a device for replacing a cache line in a computer system having a set associative cache memory.
    セット・アソシアティブ・キャッシュ・メモリを備えたコンピュータ・システムにおいてキャッシュ・ラインを置き換える方法と装置を提供する。 - 特許庁
  • In a system including a collection of cooperating cache servers such as proxy cache servers, a request can be forwarded to a cooperating cache server if the requested object cannot be found locally.
    プロキシ・キャッシュ・システムのような連係キャッシュ・サーバの集合体を含むシステムにおいて、リクエストされたオブジェクトがローカル的に見つからない場合、連係キャッシュ・サーバにリクエストが転送される。 - 特許庁
  • For example, an MEI protocol is assigned to one cache memory and data which is not referred to at all and expelled from the cache memory is accessed by using the cache memory of the MEI protocol.
    例えば、あるキャッシュメモリにＭＥＩプロトコルを割り当て、全く参照されずにキャッシュメモリから追い出されるデータについては、ＭＥＩプロトコルのキャッシュメモリを用いてアクセスする。 - 特許庁
  • Then, after showing the caches 5 equivalently to the first secondary cache 4 by informing a processor 1 of a stored value after finishing the diagnosis of the cache 4, a secondary cache is diagnosed.
    そして，２次キャッシュ４の診断終了後に記憶値をプロセッサ１に通知することにより，２次キャッシュ５を１個目の２次キャッシュ４と同等に見せた後，２次キャッシュの診断を行う。 - 特許庁
  • In addition, it is possible to avoid cache registration to an image with low re-usability to the improve re-usability of the cache, to improve the cache retrieval efficiency, and to improve the performance.
    また、再利用性の低いイメージに対するキャッシュ登録を回避し、キャッシュの再利用率向上とキャッシュ検索効率向上を実現し、パフォーマンス向上することができる。 - 特許庁
  • When a cache access from a drawing means 10 to a cache system 20 has been generated, an image data control part 22-1 makes a hit/miss judgement on specific data in a cache array 21.
    描画処理手段１０からキャッシュシステム２０へのキャッシュアクセスが発生すると、画像データ制御部２２−１において、キャッシュアレイ２１における所定データのヒット・ミスの判定が行われる。 - 特許庁
  • The processor also holds, in the plurality of cache lines, a tag address used for retrieval of the data held in the cache lines and a flag indicating validity of the data held in the cache lines.
    また、プロセッサは、キャッシュラインに保持されるデータの検索に用いるタグアドレスと、キャッシュラインに保持されるデータの有効性を示すフラグとを、前記複数のキャッシュラインにそれぞれ保持する。 - 特許庁
  • To provide a cache memory control system which improves use efficiency and stabilizes performance without forming free-area fragments in a mounted cache memory such as a disk cache.
    ディスクキャッシュ等に搭載されるキャッシュメモリに分断化された空き領域を生じることなく、使用効率を改善し且つ性能の安定化を図るキャッシュメモリ制御方式を提供する。 - 特許庁
  • The invalidation means invalidates information associated with first cache data corresponding to first data in the cache management information if the first data is written into a storage device in the non-cache mode.
    無効化手段は、キャッシュ無しモードにおいて記憶装置に第１データを書き込む場合、キャッシュ管理情報内の第１データに対応する第１キャッシュデータに係わる情報を無効化する。 - 特許庁
  • When a Delinquent Load loads data, this information processor loads the data from a Delinquent Load-dedicated cache memory, so that the cache miss does not occur, and a cache hit is ensured.
    本発明の情報処理装置は、Delinquent Loadがデータをロードする際には、Delinquent Load専用キャッシュメモリからデータをロードすることによって、キャッシュミスが発生せず、必ずキャッシュヒットすることになる。 - 特許庁
  • When a cache error occurs to cause the need of replacing the cache row, words are replaced to make an advance in an ascending power address order, starting a word whose cache miss is triggered by attempting access.
    キャッシュミスが生じてキャッシュローを置換する必要が生じると、アクセスを試みたことでキャッシュミスをトリガーしたものから開始してワードが置換され昇ベキアドレス順で進行する。 - 特許庁
  • The cache control server having received the notification transmits the content information to the added cache control server to synchronize the content information, thereby enabling the more cache control servers to be installed.
    通知を受信したキャッシュ制御サーバは前記追加したキャッシュ制御サーバにコンテンツの情報を送信しコンテンツ情報の同期を取ることでキャッシュ制御サーバを増設可能とする。 - 特許庁
＜前へ 1 2 .... 21 22 23 24 25 26 27 28 29 .... 115 116 次へ＞

例文データの著作権について