「Cache」を含む例文一覧(5776)
＜前へ 1 2 .... 29 30 31 32 33 34 35 36 37 .... 115 116 次へ＞- For the write request of data for which the cache control is performed in the OS 52, the cache control is not performed in the disk controller 54.
一方、ＯＳ５２にてキャッシュ制御が行われたデータの書き込み要求に対しては、ディスクコントローラ５４ではキャッシュ制御を行わない。 - 特許庁 - To provide a data cache device and an information processor for improving the security of the cache data of image information to be transferred through the Internet.
インターネットで転送されてくる画像情報のキャッシュデータの秘匿性を向上させるデータキャッシュ装置および情報処理装置を提供する。 - 特許庁 - When no data in a cache control unit including a region to be an access target exists in the cache memory inside, only data in the region to be the access target of the central processing unit is loaded in the cache memory.
アクセス対象となった領域を含むキャッシュ管理単位内のデータが、キャッシュメモリ内に全く存在しないとき、中央処理装置からのアクセス対象となった領域のデータのみをキャッシュメモリにロードする。 - 特許庁 - A plurality of cache memories 6 are connected to a bank control circuit 7.
バンク制御回路７には複数のキャッシュメモリ６が接続されている。 - 特許庁 - CACHE SERVER, CONTROL METHOD FOR IT, PROGRAM, AND INFORMATION STORAGE MEDIUM
キャッシュサーバ、キャッシュサーバの制御方法、プログラム及び情報記憶媒体 - 特許庁 - The cache memory is coupled to the plural first and second directors.
キャッシュ・メモリは複数の第１および第２ディレクタに結合されている。 - 特許庁 - In addition, the node controller performs particular actions based upon the source of the cache line request, the request type, and the cache line current status.
さらに、ノード・コントローラは、キャッシュ・ライン要求のソース、要求タイプ、およびキャッシュ・ラインの現在の状況に基づいて、特定のアクションを実行する。 - 特許庁 - The time when each cache entry is accessed last and the frequency of access to each cache entry are indicated by variables.
キャッシュ内の各エントリに対して、キャッシュ・エントリが最後にアクセスされた時期、及びキャッシュ・エントリへのアクセスの頻度の両方が変数により示される。 - 特許庁 - To ensure WORM in an entire disk array system including a cache.
キャッシュを含むディスクアレイシステム全体としてＷＯＲＭを保証する。 - 特許庁 - Data except the picture data is transferred between the CPU 10 and an external memory 14 through a secondary cache memory 13 and a data cache memory 12.
画像データ以外のデータは、２次キャッシュメモリ１３およびデータキャッシュメモリ１２を介して、ＣＰＵ１０と外部メモリ１４との間で転送される。 - 特許庁 - To improve efficiency of debug operation by supporting data analysis relating to the cache memory of a program to be carried out by a processor having the cache memory.
キャッシュメモリを有するプロセッサで実行されるプログラムのキャッシュメモリに係るデータ解析を支援してデバッグ作業効率を向上させる。 - 特許庁 - To improve an execution performance for a load instruction to access a plurality of element data items in a cache line while a cache memory is in an invalid state.
キャッシュメモリが無効な状態でキャッシュライン中の複数の要素データをアクセスするロード命令に関し、実行性能を向上させる。 - 特許庁 - To read the content of a cache memory from outside of a processor having the cache memory, without interrupting the execution of a program.
キャッシュメモリを有するプロセッサにおいて、プログラムの実行を中断させることなく、外部からキャッシュメモリの内容を読み出すことを可能にする。 - 特許庁 - A cache device stores information in units of TCP/UDP segment.
キャッシュ装置は、ＴＣＰ／ＵＤＰセグメント単位で情報を蓄積する。 - 特許庁 - In order to update the cache, the service routine proceeds in two steps.
キャッシュを更新するために、サービスルーチンは、２つの段階で進行する。 - 特許庁 - COMPUTER SYSTEM, AND CACHE GENERATING METHOD OF FONT DATA IN THE SYSTEM
コンピュ—タシステム及びコンピュ—タシステムにおけるフォントデ—タのキャッシュ生成方法 - 特許庁 - When the task cache memory 103 receives the instruction, the cache memory 103 reads the instructed instruction and data from the main storage device 102 to store the indicated instruction and data.
タスクキャッシュメモリ１０３は、この指示を受信すると、指示された命令およびデータを、主記憶装置１０２から読み込んで、記憶する。 - 特許庁 - To achieve reduction in power consumption of a cache memory with respect to a cache memory system provided between a processor and a main memory.
本発明はプロセッサと主記憶の間に設けたキャッシュメモリシステムに関し，キャッシュメモリの低消費電力化を実現することを目的とする。 - 特許庁 - PARTIAL COINCIDENCE/PARTIAL OUTPUT CACHE DEVICE FOR COMPUTER ARITHMETIC OPERATION
コンピュータ算術演算のための部分一致部分出力キャッシュ装置 - 特許庁 - The cache memory is coupled with the plural first and second directors.
キャッシュ・メモリは、複数の第１および第２ディレクタに結合されている。 - 特許庁 - The memory controller 109 includes a directory cache 112 holding second entry information consisting of cache data of a part of a first entry information.
メモリコントローラ１０９は、第一のエントリ情報の一部のキャッシュデータからなる第二のエントリ情報を保持するディレクトリキャッシュ１１２を備えている。 - 特許庁 - To minimize long time table search and long time cache errors.
長時間テーブル探索及び長時間キャッシュ・ミスを最小化すること。 - 特許庁 - To make cache storage possible to be used by real time application.
リアルタイムアプリケーションがキャッシュ記憶を利用することができるようにする。 - 特許庁 - A memory device, such as a DRAM cache memory, may be used to cache write data corresponding to particular addresses of a PCM DIMM.
ＤＲＡＭキャッシュメモリのようなメモリデバイスを用いて、ＰＣＭＤＩＭＭの特定のアドレスに対応する書き込みデータをキャッシュに格納することができる。 - 特許庁 - The analysis device 20, having acquired the sampling data D1, calculates cache miss ratio, by dividing the number of cache misses by the number of accesses for each sector configuration.
サンプリングデータＤ１を取得した分析装置２０は、セクタ構成ごとにキャッシュミス数をアクセス数で除してキャッシュミス率を算出する。 - 特許庁 - The software state of an idle process is stored in a virtual cache inside a system memory.
アイドルプロセスのソフト状態を、システムメモリ内のバーチャルキャッシュにストアする。 - 特許庁 - To perform data processing at a high speed by preventing useless memory read in the case of a cache error in a data processing system that adopts a write allocation type cache memory.
ライトアロケート方式のキャッシュメモリを採用するデータ処理システムにおいて、キャッシュミス時の無駄なメモリリードを防ぎ、データ処理を高速に行う。 - 特許庁 - To improve speed of cache read in a semiconductor memory device.
半導体記憶装置において、キャッシュリードの速度を向上可能とする。 - 特許庁 - The cache memory 1 decides hit by a hit decision part 12 in a second stage.
第２ステージで、ヒット判定部１２によるヒット判定を実行する。 - 特許庁 - To realize the network cache capable of minimizing consumption of network resources.
ネットワークリソースの消費を最小に抑えるネットワークキャッシュを実現する。 - 特許庁 - Update of an actual value related to use of the printer 6 by an actual value update section 15 is applied to the cache held by the cache holding section 14.
実績値更新部１５によるプリンタ６の利用に関わる実績値の更新は、キャッシュ保持部１４が保持しているキャッシュに対して行う。 - 特許庁 - RECORDING REPRODUCER, REPRODUCTION CACHE PROCESSING METHOD, PROGRAM, AND RECORDING MEDIUM
記録再生装置、再生キャッシュ処理方法、プログラム、および記録媒体 - 特許庁 - In the first control, the attribute of cache propriety is given on data stored in the storage device, and the node device carries out relay to the client without performing cache on cache-disabled data.
第１の制御では、ストレージ装置に格納されているデータについてキャッシュ可否の属性を付与しておき、ノード装置は、キャッシュ不可とされているデータについては、キャッシュを行わずにクライアントへの中継を行う。 - 特許庁 - To optimize cache access and to improve system performance, when a CPU performs information processes, while accessing a cache.
ＣＰＵが複数の情報処理をキャッシュアクセスを行いながら処理するとき、キャッシュアクセスの最適化を図り、システム性能を向上させること。 - 特許庁 - A control system for boundary execution is provided with a cache, a snoop processing circuit for performing snoop processing of the cache, and a boundary check circuit.
本発明のバウンダリ実行制御システムは、キャッシュと、キャッシュに対してスヌープ処理を行うスヌープ処理回路と、バウンダリチェック回路とを備える。 - 特許庁 - For example, read processing from the disk 121 to the cache 232 of a read command where no data exist in a cache 232 is executed in parallel with transfer processing to the host of a read command where data exist in the cache 232.
例えば、キャッシュ２３２にデータが存在しないリード・コマンドのディスク１２１からキャッシュ２３２への読み出し処理と、キャッシュ２３２にデータが存在するリード・コマンドのホストへの転送処理を並列して実行させる。 - 特許庁 - To provide a virtual address cache memory for reducing circuit amounts, and for solving an alias problem by implementing the function of a TLB on a cache memory.
TLBの機能をキャッシュメモリ上で実現して、回路量の削減を図り、かつエイリアスの問題を解消する仮想アドレスキャッシュメモリを提供する。 - 特許庁 - To verify a cache memory that operates across different buses in real time.
異なるバスをまたがって動作するキャッシュメモリをリアルタイムに検証する。 - 特許庁 - The CPU then deletes cache information that corresponds to the unregistered web applications from among the stored cache information (S507, S509).
また、ＣＰＵは、記憶されているキャッシュ情報のうち、登録が解除されたウェブアプリケーションに対応するものを削除する（Ｓ５０７，Ｓ５０９）。 - 特許庁 - CACHE MANAGEMENT METHOD IN ELECTRONIC EQUIPMENT, ELECTRONIC EQUIPMENT AND NETWORK SYSTEM
電子機器におけるキャッシュ管理方法及び電子機器及びネットワークシステム - 特許庁 - To speed up a machine cycle by eliminating delay which occurs in a cache memory.
キャッシュメモリに発生するディレイをなくし、マシンサイクルを高速化すること。 - 特許庁 - To complement contents between cache servers without increasing a load of a cache server and a network while maintaining normal communication quality.
キャッシュサーバ相互でのコンテンツの補完を、キャッシュサーバおよびネットワークの負荷を増加させることなく、かつ、通常の通信品質を維持しながら行う。 - 特許庁 - Thereafter, the cache data are updated on the basis of the acquired update data, the update flag associated with the cache data is turned off, and the updated cache data are transmitted to an external device of a transmission request source.
その後、取得した更新データに基づいてキャッシュデータの更新を行って当該キャッシュデータに関連づけられた更新フラグをオフにし、更新したキャッシュデータを送信要求元の外部装置へ送信する。 - 特許庁 - In the cash mode, the SRAM 2 is used as the cache memory as it is.
キャッシュ・モードでは、ＳＲＡＭ２をそのままキャッシュメモリとして利用する。 - 特許庁 - METHOD AND DEVICE FOR IMPROVING DIRECTORY MEMORY ACCESS AND CACHE PERFORMANCE
ダイレクト・メモリ・アクセスおよびキャッシュ性能を改善する方法および装置 - 特許庁 - When, the flag 130 is already set when reply occurs to a cache mis-request, the update of the cache memory by the reply is not performed.
キャッシュミスリクエストに対するリプライがあった際にフラッシュフラグ１３０がセットされていれば、当該リプライによるキャッシュメモリの更新を行わない。 - 特許庁 - The virtual machine has first cache control means which uses the fourth storage device as lead cache of the third storage device.
前記仮想マシンは、前記第４の記憶装置を前記第３の記憶装置のリードキャッシュとして用いる第１のキャッシュ制御手段を有する。 - 特許庁 - METHOD AND SYSTEM FOR LOW COST MAINTENANCE OF CACHE COHERENCE FOR ACCELERATOR
アクセラレータ用低コストのキャッシュ一貫性を維持する方法及びシステム - 特許庁 - To effectively reduce the load of a network by enhancing efficiency of a cache.
キャッシュの効率化を図り、ネットワークの負荷を効果的に低減する。 - 特許庁 - To provide a shared cache memory device for a multiprocessor which prevents the replacement of a shared cache memory and also prevents a hit ratio and throughput from falling.
共有キャッシュメモリのリプレスメントの防止、ヒット率とスループットの低下を防止するマルチプロセッサ用共有キャッシュメモリ装置を提供すること。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
