「Cache」を含む例文一覧(5775)
＜前へ 1 2 .... 29 30 31 32 33 34 35 36 37 .... 115 116 次へ＞- Thus, it is possible to easily specify functions generating cache conflict, and to rearrange those functions by a link option so that the same cache line can be prevented from being shared, and to reduce any cache mistake.
これにより、キャッシュコンフリクトを生じさせている関数を容易に特定でき、同一のキャッシュラインを共有しないようにそのような関数をリンクオプションで再配置することができ、キャッシュミスを削減することができる。 - 特許庁 - An E-MPC retrieves an E-cache entry imposed by the MPS from an E-cache that the E-MPC has, and transmits one cache erasing request to the ATM address of an I-MPC set to the relevant entry.
Ｅ−ＭＰＣはＭＰＳが課したＥ−キャッシュエントリを自分の持つＥ−キャッシュから検索し、該当するエントリに設定されたＩ−ＭＰＣのＡＴＭアドレス宛にキャッシュ消去要求を１つ送信する。 - 特許庁 - To correctly detect the idle state of a processor caused by a cache mistake.
キャッシュミスに起因するプロセッサのアイドル状態を正確に検出する。 - 特許庁 - A cache control circuit discriminates whether target block data is stored in the cache memory in response to a request from a keystone correction circuit.
キャッシュ制御回路は、キーストーン補正回路からの求めに応じて、キャッシュメモリ上に、目的のブロックデータが格納されているか否かを判別する。 - 特許庁 - To improve cache read speed in a semiconductor memory.
半導体記憶装置において、キャッシュリードの速度を向上可能とする。 - 特許庁 - To prevent highly local data from being removed from a cache memory.
局所性の高いデータがキャッシュメモリからの追い出されないようにする。 - 特許庁 - To suppress wasteful consumption of a low hierarchy cache access pipeline by a hardware prefetch request issued from a cash memory of high hierarchy to a cache memory of low hierarchy in a cache memory having a plurality of hierarchies.
複数階層のキャッシュメモリにおいて、上位階層のキャッシュメモリから下位階層のキャッシュメモリに発行されるハードウエアプリフェッチの要求により、無駄な下位階層キャッシュアクセスパイプラインが消費されるのを抑制する。 - 特許庁 - For the write request of data for which the cache control is performed in the OS 52, the cache control is not performed in the disk controller 54.
一方、ＯＳ５２にてキャッシュ制御が行われたデータの書き込み要求に対しては、ディスクコントローラ５４ではキャッシュ制御を行わない。 - 特許庁 - To provide a data cache device and an information processor for improving the security of the cache data of image information to be transferred through the Internet.
インターネットで転送されてくる画像情報のキャッシュデータの秘匿性を向上させるデータキャッシュ装置および情報処理装置を提供する。 - 特許庁 - When no data in a cache control unit including a region to be an access target exists in the cache memory inside, only data in the region to be the access target of the central processing unit is loaded in the cache memory.
アクセス対象となった領域を含むキャッシュ管理単位内のデータが、キャッシュメモリ内に全く存在しないとき、中央処理装置からのアクセス対象となった領域のデータのみをキャッシュメモリにロードする。 - 特許庁 - A plurality of cache memories 6 are connected to a bank control circuit 7.
バンク制御回路７には複数のキャッシュメモリ６が接続されている。 - 特許庁 - CACHE SERVER, CONTROL METHOD FOR IT, PROGRAM, AND INFORMATION STORAGE MEDIUM
キャッシュサーバ、キャッシュサーバの制御方法、プログラム及び情報記憶媒体 - 特許庁 - The cache memory is coupled to the plural first and second directors.
キャッシュ・メモリは複数の第１および第２ディレクタに結合されている。 - 特許庁 - In addition, the node controller performs particular actions based upon the source of the cache line request, the request type, and the cache line current status.
さらに、ノード・コントローラは、キャッシュ・ライン要求のソース、要求タイプ、およびキャッシュ・ラインの現在の状況に基づいて、特定のアクションを実行する。 - 特許庁 - The time when each cache entry is accessed last and the frequency of access to each cache entry are indicated by variables.
キャッシュ内の各エントリに対して、キャッシュ・エントリが最後にアクセスされた時期、及びキャッシュ・エントリへのアクセスの頻度の両方が変数により示される。 - 特許庁 - To ensure WORM in an entire disk array system including a cache.
キャッシュを含むディスクアレイシステム全体としてＷＯＲＭを保証する。 - 特許庁 - Data except the picture data is transferred between the CPU 10 and an external memory 14 through a secondary cache memory 13 and a data cache memory 12.
画像データ以外のデータは、２次キャッシュメモリ１３およびデータキャッシュメモリ１２を介して、ＣＰＵ１０と外部メモリ１４との間で転送される。 - 特許庁 - To improve efficiency of debug operation by supporting data analysis relating to the cache memory of a program to be carried out by a processor having the cache memory.
キャッシュメモリを有するプロセッサで実行されるプログラムのキャッシュメモリに係るデータ解析を支援してデバッグ作業効率を向上させる。 - 特許庁 - To improve an execution performance for a load instruction to access a plurality of element data items in a cache line while a cache memory is in an invalid state.
キャッシュメモリが無効な状態でキャッシュライン中の複数の要素データをアクセスするロード命令に関し、実行性能を向上させる。 - 特許庁 - To read the content of a cache memory from outside of a processor having the cache memory, without interrupting the execution of a program.
キャッシュメモリを有するプロセッサにおいて、プログラムの実行を中断させることなく、外部からキャッシュメモリの内容を読み出すことを可能にする。 - 特許庁 - A cache device stores information in units of TCP/UDP segment.
キャッシュ装置は、ＴＣＰ／ＵＤＰセグメント単位で情報を蓄積する。 - 特許庁 - In order to update the cache, the service routine proceeds in two steps.
キャッシュを更新するために、サービスルーチンは、２つの段階で進行する。 - 特許庁 - COMPUTER SYSTEM, AND CACHE GENERATING METHOD OF FONT DATA IN THE SYSTEM
コンピュ—タシステム及びコンピュ—タシステムにおけるフォントデ—タのキャッシュ生成方法 - 特許庁 - When the task cache memory 103 receives the instruction, the cache memory 103 reads the instructed instruction and data from the main storage device 102 to store the indicated instruction and data.
タスクキャッシュメモリ１０３は、この指示を受信すると、指示された命令およびデータを、主記憶装置１０２から読み込んで、記憶する。 - 特許庁 - To achieve reduction in power consumption of a cache memory with respect to a cache memory system provided between a processor and a main memory.
本発明はプロセッサと主記憶の間に設けたキャッシュメモリシステムに関し，キャッシュメモリの低消費電力化を実現することを目的とする。 - 特許庁 - PARTIAL COINCIDENCE/PARTIAL OUTPUT CACHE DEVICE FOR COMPUTER ARITHMETIC OPERATION
コンピュータ算術演算のための部分一致部分出力キャッシュ装置 - 特許庁 - The cache memory is coupled with the plural first and second directors.
キャッシュ・メモリは、複数の第１および第２ディレクタに結合されている。 - 特許庁 - The memory controller 109 includes a directory cache 112 holding second entry information consisting of cache data of a part of a first entry information.
メモリコントローラ１０９は、第一のエントリ情報の一部のキャッシュデータからなる第二のエントリ情報を保持するディレクトリキャッシュ１１２を備えている。 - 特許庁 - To minimize long time table search and long time cache errors.
長時間テーブル探索及び長時間キャッシュ・ミスを最小化すること。 - 特許庁 - To make cache storage possible to be used by real time application.
リアルタイムアプリケーションがキャッシュ記憶を利用することができるようにする。 - 特許庁 - A memory device, such as a DRAM cache memory, may be used to cache write data corresponding to particular addresses of a PCM DIMM.
ＤＲＡＭキャッシュメモリのようなメモリデバイスを用いて、ＰＣＭＤＩＭＭの特定のアドレスに対応する書き込みデータをキャッシュに格納することができる。 - 特許庁 - The analysis device 20, having acquired the sampling data D1, calculates cache miss ratio, by dividing the number of cache misses by the number of accesses for each sector configuration.
サンプリングデータＤ１を取得した分析装置２０は、セクタ構成ごとにキャッシュミス数をアクセス数で除してキャッシュミス率を算出する。 - 特許庁 - To realize the network cache capable of minimizing consumption of network resources.
ネットワークリソースの消費を最小に抑えるネットワークキャッシュを実現する。 - 特許庁 - The cache memory 1 decides hit by a hit decision part 12 in a second stage.
第２ステージで、ヒット判定部１２によるヒット判定を実行する。 - 特許庁 - Update of an actual value related to use of the printer 6 by an actual value update section 15 is applied to the cache held by the cache holding section 14.
実績値更新部１５によるプリンタ６の利用に関わる実績値の更新は、キャッシュ保持部１４が保持しているキャッシュに対して行う。 - 特許庁 - RECORDING REPRODUCER, REPRODUCTION CACHE PROCESSING METHOD, PROGRAM, AND RECORDING MEDIUM
記録再生装置、再生キャッシュ処理方法、プログラム、および記録媒体 - 特許庁 - For example, read processing from the disk 121 to the cache 232 of a read command where no data exist in a cache 232 is executed in parallel with transfer processing to the host of a read command where data exist in the cache 232.
例えば、キャッシュ２３２にデータが存在しないリード・コマンドのディスク１２１からキャッシュ２３２への読み出し処理と、キャッシュ２３２にデータが存在するリード・コマンドのホストへの転送処理を並列して実行させる。 - 特許庁 - To provide a virtual address cache memory for reducing circuit amounts, and for solving an alias problem by implementing the function of a TLB on a cache memory.
TLBの機能をキャッシュメモリ上で実現して、回路量の削減を図り、かつエイリアスの問題を解消する仮想アドレスキャッシュメモリを提供する。 - 特許庁 - To verify a cache memory that operates across different buses in real time.
異なるバスをまたがって動作するキャッシュメモリをリアルタイムに検証する。 - 特許庁 - MOBILE TERMINAL, AND ITS Web CACHE METHOD AND PROGRAM
携帯端末機、携帯端末機におけるＷｅｂキャッシュ方法、Ｗｅｂキャッシュプログラム - 特許庁 - To provide an improved method for managing a cache memory by transmitting data from the cache memory to a request side device and canceling data from the cache memory immediately after data is communicated.
一般に、非同期Ｉ／Ｏキャッシュメモリのデータを管理するシステムにおいて、新たなデータのために使用可能な追加のスペースが無い場合、既存のデータを破棄して、その新たなデータのために場所を空けなければならない。 - 特許庁 - Only when an operation mode is 0, the update of a control mode and the exchange of cache is executed, and when it is necessary to execute cache exchange processing, the update of the operation mode is executed after the end of the cache exchange processing.
動作モードが０の時のみ制御モードの更新、及びキャッシュの入換えを行い、キャッシュ入換え処理を行う必要がある場合にはキャッシュ入換え処理が終了してから動作モードの更新を行う。 - 特許庁 - In the case of a pre-fetch operation for cache line size write in the multi-processor system, it can be instantaneously implemented on its own cache memory without reading from the main storage 4 or the fetching the data from a cache memory on another card.
このマルチプロセッサシステムでは、キャッシュラインサイズライト用プリフェッチ動作時に、主記憶４の読出し、別カード上のキャッシュメモリからのデータを取り込みを行うことなく、即座に自キャッシュメモリ上で実施可能としている。 - 特許庁 - To provide a partial invalidation device for a cache memory which can shorten the time needed to invalidate information stored in the cache memory.
キャッシュメモリに格納された情報の無効化に必要な時間を短縮することのできるキャッシュメモリにおける部分無効化装置の提供。 - 特許庁 - The cache holding period change section changes the holding period of the cache according to the future variation in delay time and a predetermined allowable value of delay time.
キャッシュ保持期間変更部は、将来の遅延時間の変化と、あらかじめ定めた遅延時間許容値から、キャッシュの保持期間を変更する。 - 特許庁 - The inter-node interconnection circuit holds the cache coincidence control flag, the node number and the unit number and when the cache coincidence control flag shows the cache coincidence control is not required, the access request is directly transferred to the node shown by the node number.
ノード間相互結合回路はキャッシュ一致制御フラグとノード番号及を保持し、キャッシュ一致制御フラグがキャッシュ一致制御不要を示す場合はノード番号が示すノードに直接アクセス要求を転送する。 - 特許庁 - Cache memories 120 and 121 are arranged on bus bridges 107 and 108, respectively.
バスブリッジ１０７，１０８にそれぞれキャッシュメモリ１２０，１２１を設ける。 - 特許庁 - If the data exists in the cache memory 120, the required data is read from the cache memory 120, but if no data exists in it, the data is directly read from the main memory 150.
キャッシュメモリ１２０にある場合はキャッシュメモリ１２０から必要なデータを読み出し，ない場合は，直接メインメモリ１５０から読み出す。 - 特許庁 - To provide an engine controller capable of enhancing the hit rate of a cache.
キャッシュのヒット率を向上させ得るエンジン制御装置を提供する。 - 特許庁 - Previous image data, whose printing is requested, are stored in a storing means as cache data, and the cache data are inquired by a confirming means according to the next printing request, and the presence or the absence of the same document in the storage cache data is confirmed (S1).
先の印刷要求の画像データを記憶手段にキャッシュデータとして格納して、次の印刷要求に応じ確認手段で問い合わせ、格納キャッシュデータ中に同文書の有無を確認する（Ｓ１）。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
