「Cache」を含む例文一覧(5776)

＜前へ 1 2 .... 33 34 35 36 37 38 39 40 41 .... 115 116 次へ＞
  • A cache management part 115 decides whether an identifier is held in a cache index table 114 in association with an index included in a read request or not.
    キャッシュ管理部１１５は、リード要求に含まれるインデックスに対応付けてキャッシュインデックステーブル１１４に識別子が保持されているかを判定する。 - 特許庁
  • This configuration allows a cache to be updated to the latest state by reflecting update requests accepted from the client 110, on cache data.
    このような構成によれば、クライアント１１０から受付けた更新要求をキャッシュデータに反映することで、キャッシュを最新の状態に更新することができる。 - 特許庁
  • To make an instruction and data that are read for the first time to be read not from a main storage device but from a cache memory in an arithmetic processing system having the cache memory.
    キャッシュメモリを有する演算処理システムにおいて、初めて読み出される命令やデータが、主記憶装置ではなくキャッシュメモリから読み出されるようにする。 - 特許庁
  • To provide a write cache circuit capable of enhancing use efficiency of a memory and to provide, a recorder with the circuit and a write cache method.
    メモリの使用効率を向上させることができるライトキャッシュ回路、および当該回路を備えた記憶装置、ならびにライトキャッシュ方法を提供する。 - 特許庁
  • A cache/memory manager writes back a corresponding cache when the state manager causes a transition from the second state to the third state.
    キャッシュ／メモリ管理部は、前記状態管理部が前記第２の状態から前記第３の状態に遷移させる際、対応するキャッシュをライトバックする。 - 特許庁
  • When the dedicated file is read out and the identifier is detected when the power source is turned ON, the cache memory is merged with data of a temporary cache table.
    電源投入時に前記専用ファイルを読出し、前記識別子が検出された場合には、前記キャッシュメモリを一時的なキャッシュテーブルのデータでマージする。 - 特許庁
  • A filter cache table registration means 3 registers the packet information coincident in the filter information listed in the access lists to the filter cache table 5 based on of a table key.
    フィルタキャッシュテーブル登録手段３はアクセスリストのフィルタ情報と一致したパケット情報をテーブルキーに基づいてフィルタキャッシュテーブル５に登録する。 - 特許庁
  • To provide a terminal cache management apparatus, a terminal cache management method and a program that allow a server to manage a cached state of a mobile terminal.
    携帯端末のキャッシュ状態の管理をサーバ側で行うことが可能な端末キャッシュ管理装置、端末キャッシュ管理方法及びプログラムを提供する。 - 特許庁
  • The cache memory control system 1 performs control to make prescribed information output from a plurality of processors 11 be stored in respective levels of a cache memory 12.
    キャッシュメモリ制御システム１は、複数のプロセッサ１１から出力される所定情報を、キャッシュメモリ１２の各レベルに夫々記憶させる制御を行う。 - 特許庁
  • When they are matched, it is determined that the mobile node returns to the home link, and a binding cache deleting means 16 deletes a corresponding binding cache.
    一致すればそのモバイルノードがホームリンクに戻って来たと判別して、バインディングキャッシュ削除手段１６が該当するバインディングキャッシュを削除する。 - 特許庁
  • To attain improvement in cost performance of color space conversion by reducing cache capacity while maintaining a hit rate in the color space conversion using a cache mechanism.
    キャッシュ機構を用いた色空間変換において、ヒット率を維持しつつ、キャッシュ容量を小さくすることで、色空間変換のコストパフォーマンスの向上を図る。 - 特許庁
  • To provide a cache predicting preload device for improving the performance of cache at low costs, and a microcomputer including this device, and electronics.
    少ないコストでキャッシュのパフォーマンスを向上させることが可能なキャッシュ予測プリロード装置、これを含むマイクロコンピュータ及び電子機器の提供を目的とする。 - 特許庁
  • To prevent capacity shortage of a memory storage of a cache server which performs cache processing, and to provide a user's comfortable Web site browsing environment in an information processing system.
    キャッシュ処理を行うキャッシュサーバの記憶装置の容量不足を防ぎ、ユーザの情報処理装置における快適なＷｅｂサイト閲覧環境を提供する。 - 特許庁
  • The central processing unit 30 comprises a cache memory 40, a test circuit 50 connected to the cache memory 40, and a result storage area 60.
    中央演算処理装置３０は、キャッシュメモリ４０と、そのキャッシュメモリ４０に接続されるテスト回路５０と、結果格納領域６０とを備える。 - 特許庁
  • A system may comprises: a memory 130 configured to store data in a plurality of pages; a TLB 110; and a memory cache 125 including a plurality of cache lines.
    複数のページにデータを記憶するように構成されたメモリ１３０と、ＴＬＢ１１０と、複数のキャッシュラインを含むメモリキャッシュ１２５とを含むことができる。 - 特許庁
  • To provide a cache memory system for suppressing an increase in a necessary area and processing time when a ratio of dirty data in the entire cache data is increased.
    キャッシュデータ全体に占めるダーティデータの割合が高い場合において必要な面積および処理時間の増大を抑止できるキャッシュメモリシステムを提供する。 - 特許庁
  • Then, the cache server control device 600 determines the number of cache servers 300 necessary for storing the content to be reproduced, on the basis of the acquired distribution band.
    そしてキャッシュサーバ制御装置６００は、取得した配信帯域に基づいて、再生コンテンツを記憶すべきキャッシュサーバ３００の台数を定める。 - 特許庁
  • To balance between parallelism and use efficiency of a cache such that as many as possible tasks are executed in a range wherein the use efficiency of a cache memory is not reduced.
    キャッシュメモリの利用効率が低下しない範囲でできるだけ多くのタスクを実行できるように並列性とキャッシュの利用効率とのバランスをとる。 - 特許庁
  • To keep intact the number of processes required to register or write back data in a cache memory even when the line size of the cache memory is expanded.
    キャッシュメモリのラインサイズが拡張された場合であっても、キャッシュメモリ内におけるデータの登録、書き戻しに要する処理回数を拡張前と同じとする。 - 特許庁
  • In one embodiment, access bandwidth to the remote memory cache is increased by distributing the remote memory cache across multiple system memories in the remote node.
    １実施例では、リモート・メモリ・キャッシュをリモート・ノード内の複数のシステム・メモリに渡って分散することにより、リモート・メモリ・キャッシュへのアクセス帯域幅が増加される。 - 特許庁
  • The texture cache memory changes size of an active region in the cache device according to the number of textures mapped onto one object.
    本発明のテクスチャキャッシュメモリは、一つのオブジェクトにマッピングされるテクスチャの数に従ってキャッシュ装置内の活性領域の大きさが変更される。 - 特許庁
  • A cache pointer 52 discriminates the location of an instruction to be fetched and executed in the instruction cache and an instruction extraction part 46 extracts the instruction.
    キャッシュポインタ５２は、命令キャッシュにおいて、取り出されて実行される命令の位置を識別し、命令取り出し装置４６はその命令を取り出す。 - 特許庁
  • To solve the problem that a cache memory cannot be automatically configured with appropriate stripe size and alignment characteristics if the cache memory is separated from a virtualized RAID controller.
    仮想ＲＡＩＤコントローラからキャッシュ・メモリを分離すると、適切なストライプ・サイズおよび調整特性でキャッシュ・メモリを自動的に構成することができない。 - 特許庁
  • To provide a cache replacement device and a cache replacement method, capable of selecting data related a thread not during execution as a replacement target.
    実行中でないスレッドに関連するデータを置換対象として選択することが可能なキャッシュリプレース装置及びキャッシュリプレース方法を提供する。 - 特許庁
  • The switch 116 is coupled through a switch output port connection 120 for sending the resource information request to the web proxy cache 118 to the web proxy cache.
    スイッチ１１６は、リソース情報要求をウェブ・プロキシ・キャッシュ１１８へ送るスイッチ出力ポート接続１２０を介してウェブプロキシ・キャッシュに結合する。 - 特許庁
  • The cache memory control circuit stores data stored in a main memory 71 into a cache memory by a set associative method.
    本発明にかかるキャッシュメモリ制御回路は、セットアソシアティブ方式によって、メインメモリ７１に記憶されるデータをキャッシュメモリに記憶するキャッシュメモリ制御回路である。 - 特許庁
  • To provide an image recognition device for performing calculation, with data amount that can be stored in a primary cache or a secondary cache of a CPU, necessary for image recognition.
    画像認識に必要な計算を、CPUの1次キャッシュあるいは2次キャッシュに格納できるデータ量にて行うことが可能な画像認識装置を提供する。 - 特許庁
  • The 1st system is provided also with a master cache server and a slave cache server provided to respective wireless base stations or the step in the vicinity of the wireless base stations.
    第１のシステムにおいて、親キャッシュサーバと、それぞれの無線基地局又は該無線基地局に近い階梯に設けられた子キャッシュサーバとを更に設ける。 - 特許庁
  • Thus only necessary data cache lines to be written in the cache memory 126 are previously read out from the system memory 128 in accordance with the characteristics of a device or a transaction.
    このように、装置またはトランザクションの特性に応じて、必要な量のデータ・キャッシュ行だけがシステム・メモリからキャッシュ・メモリへ事前取り出しされる。 - 特許庁
  • To provide a mechanism for effectively executing an instruction cache invalidating instruction and a cache synchronizing instruction without serializing any instruction.
    命令を直列化させることなく効果的に命令キャッシュ無効化命令及びキャッシュ同期命令を実行させることができるメカニズムを供給する。 - 特許庁
  • To increase the response performance of access to a cache page by eliminating the number of times of access to a shared memory that accompanies the open processing and close processing of the cache page.
    キャッシュページのオープン処理およびクローズ処理に伴う共有メモリへのアクセス回数を省くことによって、キャッシュページのアクセスレスポンス性能を向上させる。 - 特許庁
  • To provide a disk device of a control method capable of executing management by a single cache management list even when various sequential data are stored in a cache memory.
    多種のシーケンシャルデータがキャッシュメモリに格納されている時にも１つのキャッシュ管理リストで管理できる制御方式のディスク装置を提供する。 - 特許庁
  • To suppress the reduction in the use efficiency of a storage cache in a computer system in which both a storage cache division technology and a DB buffer technology are adopted.
    ストレージキャッシュ分割技術とＤＢバッファ技術の両方が採用されたコンピュータシステムにおいてストレージキャッシュの利用効率の低下を抑える。 - 特許庁
  • To execute link look-ahead operation, cache auto-update operation, cache linkage operation with higher probability than before without increasing network congestion.
    ネットワークの輻輳状態を悪化させることなく、リンク先読み動作，自動キャッシュ更新動作，キャッシュ連携動作を従来より高い確率で実行させる。 - 特許庁
  • To allow a data processing apparatus to detect and cope with whether the absence of image data of a document element in a cache memory is due to low value of storing it in the cache memory.
    文書要素の画像データがキャッシュメモリにないことがキャッシュメモリに記憶する価値が低いためなのか否かを、データ処理装置が知って対処する。 - 特許庁
  • Larger values increase cache hit rates and reduce mean response times, but increase problems with cache coherence.
    値を大きくすると、ヒット率が高くなり平均応答時間を短くできるが、キャッシュのコヒーレンス (coherence,キャッシュが実際のデータと一致していること) に問題が生じる。 - JM
  • As a result, the at-speed test of the data cache is adequately executed though the on-chip memory having a size smaller than the data cache.
    その結果、データキャッシュより小さいサイズを有するオンチップメモリを有してもデータキャッシュに対する実速度テストを十分に実行することができるようになる。 - 特許庁
  • To efficiently exchange control firmware for extending the function of a disk array device mounted with a cache mechanism including a multiplexed non-volatile cache.
    多重化された不揮発性のキャッシュを含むキャッシュ機構を搭載したディスクアレイ装置の機能拡張のための制御ファームウェアの交換を効率的に行う。 - 特許庁
  • The method accordingly identifies the storage location of the data in either the processor cache or memory in the node having the processor issuing the request or in a processor cache or memory of another node.
    従って、該要求を発行するプロセッサを持つノード内の（あるいは別のノードの）プロセッサキャッシュまたはメモリ内のデータの格納場所を識別する。 - 特許庁
  • When there is a transmission request to cache data after the lapse of an update period, a state of an update flag associated with the cache data is determined.
    更新期間が経過したキャッシュデータに対する送信要求があった場合、当該キャッシュデータに関連づけられた更新フラグの状態を判定する。 - 特許庁
  • Only the date of file update and its size are requested to a WWW server and, when the date of update is the same with that of data in a cache, the cache is used.
    ＷＷＷサーバに対してファイルの更新日付とサイズのみを要求し、更新日付がキャッシュ内データと同一であればキャッシュを利用する。 - 特許庁
  • At the time of miss hit, a bit map is cached in the font cache area as a new character and also registered in the cache backup area in the NV-RAM 11.
    ミスヒット時は新たな文字としてフォントキャッシュエリアにビットマップをキャッシュする一方、ＮＶ−ＲＡＭ１１内のキャッシュバックアップエリアにも登録する。 - 特許庁
  • To make it possible to change a cache structure (for example, cache block size) according to a parameter currently recorded on a recording medium (for example, cluster size information).
    記録媒体に記録されているパラメータ（例えば、クラスタサイズ情報）に応じて、キャッシュの構造（例えば、キャッシュブロックのサイズ）を変更できるようにする。 - 特許庁
  • A cache replacement request loop-back circuit 140 determines whether an output request is a cache replacement request by a loop-back determination circuit 141.
    キャッシュリプレース要求折り返し回路１４０は，折り返し判定回路１４１によって，出力されたリクエストがキャッシュリプレース要求か否かを判定する。 - 特許庁
  • A DMA control part 43 issues a request for reading data stored in a cache memory 60 and transmits it from a bridge chip 44 to a cache controller 70.
    ＤＭＡ制御部４３は、キャッシュメモリ６０に記憶されたデータのリード要求を発行し、ブリッジチップ４４からキャッシュコントローラ７０へ送信する。 - 特許庁
  • To restore updated data even when the data stored in a cache memory cannot be written back due to a fault in the cache memory in a store-in system.
    ストアイン方式のキャッシュメモリにてキャッシュメモリ内に格納したデータを障害により書き戻せない時、更新データを復元することが出来ない。 - 特許庁
  • To reduce capacity of a RAM for a write cache memory, in a semiconductor storage device mounted with a main flash memory, an alternative flash memory, and the write cache memory.
    メインフラッシュメモリと交替フラッシュメモリとライトキャッシュメモリとを搭載する半導体記憶装置において、ライトキャッシュメモリ用のＲＡＭを削減する。 - 特許庁
  • To improve the performance of access to a cache by decreasing the request of a state change to another system by fractionizing the state of managing data blocks on the cache.
    キャッシュ上のデータブロックを管理する状態を細分化して他系への状態変更の要求を減してキャッシュへのアクセス性能を高める。 - 特許庁
  • To provide a cache memory control circuit for properly detecting a write error to a cache memory and reducing penalty period at data recovery.
    キャッシュメモリへの書込不良を正確に検出すると共に、データリカバリに伴うペナルティ期間を短縮することが可能なキャッシュメモリ制御回路を提供する。 - 特許庁
  • In a computer system with the hierarchical cache are, a cache area for use is decided by file according to an access characteristic of data.
    階層化されたキャッシュ領域を有する計算機システムにおいて、データのアクセス特性に応じて、ファイル単位に、利用するキャッシュ領域を決定する。 - 特許庁
＜前へ 1 2 .... 33 34 35 36 37 38 39 40 41 .... 115 116 次へ＞

例文データの著作権について