「Cache」を含む例文一覧(5776)
＜前へ 1 2 .... 36 37 38 39 40 41 42 43 44 .... 115 116 次へ＞- To output the hit rate of a cache memory within a certain cycle in real time.
一定のサイクル内のキャッシュメモリのヒット率をリアルタイムに出力可能とする。 - 特許庁 - The garbage collector will always run if there are more than this number of entries in the cache.
キャッシュのエントリがこの数を越えると、ガベージ・コレクタはただちに実行される。 - JM - The maxcache argument is the maximum number of pages from the underlying file to cache at any one time.
maxcache引数は基ファイルをキャッシュするときに用いる最大ページ数である。 - JM - DATABASE MANAGEMENT SYSTEM FOR CONTROLLING SETTING OF CACHE PARTITION REGION OF STORAGE SYSTEM
ストレージシステムのキャッシュパーティション領域の設定を制御するデータベース管理システム - 特許庁 - The memory access latency is shortened by use of information of a cache copy tag and snooping.
スヌープとキャッシュコピータグの情報を使ってメモリアクセスレイテンシの短縮を図る。 - 特許庁 - To provide a file acquisition system provided with a more efficient cache mechanism, and so on.
より効率的なキャッシュ機構を備えたファイル取得システム等を提供する。 - 特許庁 - To increase process efficiency by reducing power consumption of a cache memory.
キャッシュメモリにおける消費電力を低減し、処理効率の向上を図ること。 - 特許庁 - To practically use a cache memory according to contents of an application to be executed.
実行するアプリケーションの内容に応じてキャッシュメモリを有効に活用する。 - 特許庁 - METHOD AND DEVICE FOR REDUCING DELAY OF SET ASSOCIATIVE CACHE BY SET PREDICTION
セット予測によりセット連想キャッシュの遅延を少なくする方法及び装置 - 特許庁 - ADAPTING METHOD AND SYSTEM FOR MINIMIZING EFFECT OF CACHE ERROR FOR LONG TIME
長時間キャッシュ・ミスの影響を最小化するための適応方法及びシステム - 特許庁 - METHOD AND SYSTEM FOR CONTROLLING CACHE FLASH AND DATA STORAGE SYSTEM USING THE SAME
キャッシュフラッシュ制御方法及び装置並びにこれを利用したデータ保存システム - 特許庁 - Therefore, usual data and the stack data can be held in a single cache memory.
これにより、通常のデータとスタックデータとを１つのキャッシュメモリに保持できる。 - 特許庁 - To provide an improved technique for protecting a memory cache from a soft error.
ソフトエラーからメモリキャッシュを保護するための改善された技術を提供する。 - 特許庁 - To provide a cache memory system capable of further preventing influence of soft error.
よりソフトエラーの影響を抑えることのできるキャッシュメモリシステムを提供する。 - 特許庁 - To control propriety of use of a cache function in response to an appearance situation of a graphic.
図形の出現状況に応じてキャッシュ機能の使用可否を制御する。 - 特許庁 - To perform preemptive thermal management for a computing system based on cache performance.
キャッシュ・パフォーマンスに基づいたコンピュータ・システムに関し、先制して熱管理を行う。 - 特許庁 - To provide a cache memory system capable of avoiding useless repetition of reading and writing.
読み出し書き込みの無駄な繰り返しを避けたキャッシュメモリシステムを提供する。 - 特許庁 - To reduce the cost of a system on which a cache memory holding stack data is mounted.
スタックデータを保持するキャッシュメモリが搭載されるシステムのコストを削減する。 - 特許庁 - Data of 256 bits are transferred from the DRAM 11 to the cache memory 12 at a time.
ＤＲＡＭ１１からキャッシュメモリ１２への２５６ビットのデータを一度に転送する。 - 特許庁 - To provide a cache memory device which can attain high-speed invalidation processing.
無効化処理の高速化を図ることが可能なキャッシュメモリ装置を提供する。 - 特許庁 - Furthermore, the controlling part can change segment sizes of a plurality of cache memories 104.
さらに、制御部は、複数個のキャッシュメモリ１０４のセグメントサイズを変更できる。 - 特許庁 - METHOD AND DEVICE FOR IMPROVING SYSTEM PERFORMANCE BY USING SHARED CACHE MEMORY
共有キャッシュメモリを用いてシステム性能を向上させる方法および装置 - 特許庁 - PREEMPTIVE THERMAL MANAGEMENT SYSTEM FOR COMPUTING SYSTEM BASED ON CACHE PERFORMANCE
キャッシュ・パフォーマンスに基づいたコンピュータ・システムに関する先制的な熱管理システム - 特許庁 - CACHE MEMORY FAST REFERRING METHOD, AND DATA PROCESSOR AND DATA PROCESSING METHOD USING SAME
キャッシュメモリ高速参照方法とこれを用いたデータ処理装置及び方法 - 特許庁 - Access to the lines in the prefetch buffer is controlled by the tag cache.
プリフェッチ・バッファ内のラインに対するアクセスはタグ・キャッシュによって制御される。 - 特許庁 - DISTRIBUTED PARALLEL PROCESSING CACHE DEVICE AND METHOD, RESOURCE MANAGEMENT NODE AND PROGRAM
分散並列処理キャッシュ装置及び方法及び資源管理ノード及びプログラム - 特許庁 - In addition, when the remaining number r is updated, cache coherence processing is required.
なお、残数ｒを更新する場合には、キャッシュコヒーレンスの処理を必要とする。 - 特許庁 - Each web server 5 provides a cache memory 55 which memorizes copy data of the master data.
Ｗｅｂサーバ５は、それぞれ、マスタデータのコピーデータを記憶するキャッシュメモリ５５を備える。 - 特許庁 - HARDWARE SUPPORTING EXCEPTION FOR PROCESSING SOFTWARE ERROR OF I/O ADDRESS CONVERSION CACHE ERROR
Ｉ／Ｏアドレス変換キャッシュ・ミスのソフトウェア・ミス処理用ハードウェア支援エクセプション - 特許庁 - When using the contents of the cache, the contents are encrypted by using the user password.
そのキャッシュ内容を利用する際には、ユーザパスワードを使用して復号化する。 - 特許庁 - A pixel of received pixel data and adjacent pixels are subjected to value discrimination processing (pre-cache discrimination) (S302).
隣接画素との値判定処理（プレキャッシュ判定）が行われる（Ｓ３０２）。 - 特許庁 - A requests other than the cache replacement request is output to the local bus 300a.
キャッシュリプレース要求以外のリクエストは，ローカルバス３００ａに出力される。 - 特許庁 - Test if a cache is available and (if yes) return it to the browser.
キャッシュが有効かどうかをテストし、(有効であれば)ブラウザにそれを返します。 - PEAR - Don't cache the method call when its output contains the string "NOCACHE".
出力に "NOCACHE" という文字列が含まれている場合は、メソッドコールをキャッシュしません。 - PEAR - Defines common functions for unit conversions, checks for cache enabling and does other miscellaneous things.
単位の変換やキャッシュのチェックなどの共通関数が定義されています。 - PEAR - The rest of the functions are used to clear the cache, or parts of it.
その他の関数はキャッシュやその一部を消去するために用いられます。 - Python - To provide a WWW cache system capable of reducing network traffic.
ネットワークのトラフィックを軽減可能なＷＷＷキャッシュシステムを提供する。 - 特許庁 - To provide a partial coincidence/partial output cache for a computer arithmetic operation.
コンピュータ算術演算のための部分一致部分出力キャッシュを提供する。 - 特許庁 - In the two-step update process, the cache is always kept in a consistent state.
この２段階更新プロセスは、キャッシュを常に一貫した状態にしておく。 - 特許庁 - To improve processing efficiency by reducing power consumption in a cache memory.
キャッシュメモリにおける消費電力を低減し、処理効率の向上を図ること。 - 特許庁 - Storage capacities of these cache areas are changed by characteristics of retrieval.
これらのキャッシュ領域の記憶容量は、検索の特性によって変更される。 - 特許庁 - To provide a cache server that can serve a service with the same quality as that of a media server.
メディアサーバと同品質のサービスを可能とするキャッシュサーバを実現する。 - 特許庁 - The two-phase update process leaves the cache, at all times, in a consistent state.
この２段階更新プロセスは、キャッシュを常に一貫した状態にしておく。 - 特許庁 - Thus, the capacity of the storage control part cache memory 64 is suppressed.
これにより、記憶制御部キャッシュメモリ６４の容量を抑制することができる。 - 特許庁 - When the result of cache discrimination due to a cache discriminating circuit 12 for a write command shows cache hit, a disk controller 8 performs processing from the start of data transfer to the end of the command only through respective circuits 10-17 composed of hardware while a CPU 5 is not concerned in.
ディスクコントローラ８は、ライトコマンドのキャッシュ判定回路１２によるキャッシュ判別結果がキャッシュヒットの場合には、ＣＰＵ５が関与せずに、ハードウエアによる各回路１０〜１７のみでデータ転送の開始からコマンドの終了までを処理する。 - 特許庁 - The method also comprises: a step 310 of allocating the two cache lines in parallel; a step 315 of maintaining coherency of the two requested cache lines in parallel; and a step 320 of reading data associated with the two cache lines from data caches in parallel.
また、二つのキャッシュ・ラインを並列に割り当てる段階３１０と、二つのキャッシュ・ラインの整合性を並列に維持する段階３１５と、二つのキャッシュ・ラインに関連付けられたデータをデータ・キャッシュから並列に読む段階３２０を含む。 - 特許庁 - When the dispatcher process execution means distributes the processing to the processing process execution means, the dispatcher process execution means monitors a cache survival time of each processing process by use of the cache clear notification, and allocates the processing to the processing process execution means having the longest cache survival time.
ディスパッチャプロセス実行手段は、処理プロセス実行手段に処理を振り分ける際、キャッシュクリア通知を利用して各処理プロセスのキャッシュ生存時間を監視し、キャッシュ生存時間が最も長い処理プロセス実行手段に処理を割り振る。 - 特許庁 - A file transferred from the host device 3 is written in the disk cache area and the disk cache area is set free by moving the file from the disk cache area to a regular use area in an idle time and it is prepared for the write-in of next transfer data.
ホスト装置３より転送されたファイルをディスクキャッシュ領域に書き込み、空き時間にディスクキャッシュ領域から通常のユーザエリアにファイルを移動させることによってディスクキャッシュ領域を開放し、次の転送データの書き込みに備える。 - 特許庁 - To provide a method, a device, an object and a system for improving performance by reducing the possibility of eliminating a cache line of a lower-level cache frequently accessed by a processor from a higher-level cache.
本発明の課題は、プロセッサにより頻繁にアクセスされる下位レベルキャッシュのキャッシュラインを上位レベルキャッシュから排除する可能性を低減させることによりパフォーマンスを向上させるための方法、装置、物及びシステムを提供することである。 - 特許庁 - In the case that respective processors locally use the address of a main storage, since almost non-matching is judged in one of the cache directories, the cache directory retrieval performance higher than before is realized while keeping the material amount of the cache directory as before.
各処理装置が主記憶のアドレスを局所的に使用する場合、一方のキャッシュディレクトリでほとんど不一致と判断されるため、キャッシュディレクトリの物量は従来のままで、従来より高いキャッシュディレクトリ検索性能が実現する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- JM
- Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill.
The contents of this document are licensed under the GNU Free Documentation License.
Copyright (C) 1999 JM Project All rights reserved.
- Python
- Copyright 2001-2004 Python Software Foundation.All rights reserved.
Copyright 2000 BeOpen.com.All rights reserved.
Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved.
Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.
- PEAR
- Copyright © 2001 - 2008 by the PEAR Documentation Group.
This material may be distributed only subject to the terms and conditions set forth in the Open Publication License, v1.0 or later (the latest version is presently available at http://www.opencontent.org/openpub/ ).
