「Cache」を含む例文一覧(5775)
＜前へ 1 2 .... 38 39 40 41 42 43 44 45 46 .... 115 116 次へ＞- METHOD, DEVICE AND SYSTEM FOR STORING DATA IN CACHE IN POWER FAILURE
電源異常の場合にキャッシュ内のデータを格納するための方法、デバイス及びシステム - 特許庁 - To provide a storage system and the like for efficiently using a cache memory.
効率的にキャッシュメモリを利用することができるストレージシステム等を提供すること - 特許庁 - To provide a device and method for processing control data in a cache memory.
キャッシュメモリの中の制御データを処理するための装置及び方法を提供する。 - 特許庁 - The contents of a non-volatile semiconductor memory disk 400 are read in a cache memory 120.
不揮発半導体メモリディスク４００の内容は、キャッシュメモリ１２０に読み込まれる。 - 特許庁 - The migration destination storage 10 reads out the unit data from the cache memory 15, calculates the check sum, stores the calculated check sum in the cache memory 15, and stores the read unit data in a hard disk device group 16.
その後、キャッシュメモリ１５から単位データを読み出し、チェックサムを算出してキャッシュメモリ１５に格納し、読み出した単位データはハードディスク装置群１６に格納する。 - 特許庁 - When the flag bit indicates to perform the cache hit check and a prefetch instruction is received, the prefetch instruction is extended to perform the cache hit check.
そして、キャッシュヒットチェックを実行する旨が記憶されており、かつ、プリフェッチ命令を受信した場合に、プリフェッチ命令を拡張してキャッシュヒットチェック処理を実行する。 - 特許庁 - A cache memory 105 stores an instruction or data read from the memory 104.
キャッシュメモリ１０５は、メモリ１０４から読み出された命令またはデータを格納する。 - 特許庁 - To reduce an overhead due to a cache mistake when data of high capacity are cached and also to reduce a data size of information which shows existence of the cache to be managed by an internal memory.
大容量なデータをキャッシュする際に、キャッシュミスによるオーバーヘッドを低減するとともに、内部メモリで管理するキャッシュの有無を示す情報のデータサイズを低減する。 - 特許庁 - The register file selects an entry by multiplexer groups having n stages respectively corresponding to the bits of the cache index of n bits (n is a natural number) that is used to search for the instruction cache tag.
レジスタファイルは、命令キャッシュタグの検索に用いるｎ（ｎは自然数）ビットのキャッシュインデックスの各ビットに対応するｎ段のマルチプレクサ群によってエントリを選択する。 - 特許庁 - To improve replacement of cache lines in a cache memory to prevent the occurrence of a possibility of needed data being unavailable causing a long latency to obtain the data.
キャッシュメモリにおけるキャッシュラインの置き換えを改善し、必要とするデータが利用不可能となる可能性が生じ、データの取得に長いレイテンシが生じるのを防ぐ。 - 特許庁 - To provide a data acquisition system, that acquires data for an active cache operation, without further deteriorating the congestion state of a network and makes the active cache operation to be executed at a higher probability than that of the conventional systems.
アクティブキャッシュ動作のためのデータ取得を、ネットワークの輻輳状態を悪化させることなく、アクティブキャッシュ動作を従来より高い確率で実行させること。 - 特許庁 - There is common circuitry 114 coupled to each processor-cache combination.
プロセッサ−キャッシュの組み合わせの各々に接続された共通回路114が存在する。 - 特許庁 - This cache server recognizes receiving situation such as measurement of receiving time and/or volume of receiving data etc., confirmation of extension, when the cache server receives Web site data from a Web server (step 304).
キャッシュサーバは、ＷｅｂサーバからＷｅｂサイトデータを受信する際、受信時間・受信データ量などの測定、拡張子の確認など、受信状況の認識を行う（ステップ３０４）。 - 特許庁 - To guarantee consistency between the data of a cache memory and the data of an external memory when load/store instructions to a no-write allocation area compete with each other in a non-blocking cache.
ノンブロッキング・キャッシュでノーライト・アロケイト・エリアに対するロード／ストア命令が競合した場合に、キャッシュメモリのデータと外部メモリのデータとの整合性（consistency）を保証できるようにする。 - 特許庁 - A first processor 24a accesses data while using a first level 1 cache 28a and a second processor 24b accesses data while using a second level 2 cache 28b.
第１のプロセッサ２４ａは、第１のレベル１キャッシュ２８ａを用いてデータにアクセスし、第２のプロセッサ２４ａは、第２のレベル１キャッシュ２８ｂを用いてデータにアクセスする。 - 特許庁 - A cache memory 2 comprises a plurality of ways including a plurality of cache lines having a tag memory 103, a first dirty bit memory 106, an effective bit memory 107, and a data memory 105.
キャッシュメモリ２はタグメモリ１０３と、第１のダーティビットメモリ１０６と、有効ビットメモリ１０７と、データメモリ１０５と、を含む複数のキャッシュラインを有する複数のウエイを備える。 - 特許庁 - To provide a cache coherency abnormality detecting device for detecting access to a memory area having the possibility that abnormality occurs in cache coherency in a simulator.
シミュレータにおいて、キャッシュの一貫性に異常が発生する可能性のあるメモリ領域へのアクセスを検出するキャッシュ一貫性異常検出装置を提供すること。 - 特許庁 - To arrange a cache at a contact point to a transit ISP when using the cache for the purpose of reducing a P2P traffic volume delivered to the transit ISP by an access ISP.
アクセスＩＳＰがトランジットＩＳＰに送出するＰ２Ｐトラフィック量を削減する目的でキャッシュを用いる場合、トランジットＩＳＰとの接点にキャッシュを配置する。 - 特許庁 - In the case of a cache hit, the cache memory 1 reads data from a data memory 10 and outputs data read from the data memory 10 to a processor 2 in a third and subsequent stage.
キャッシュヒットの場合には、第３ステージ以降で、データメモリ１０からのデータ読み出しと、データメモリ１０から読み出されたデータのプロセッサ２への出力を実行する。 - 特許庁 - Through this configuration, the instruction is temporarily read in a data cache and then transferred to be stored in the instruction cache without any instruction fetch.
本発明の構成によれば、命令フェッチを行うことなく、命令を一旦データキャッシュに読み込んだ後に転送することで命令キャッシュに格納することができる。 - 特許庁 - The cache management part 115 transmits data associated with the identifier to a client device 20 when the transmitted identifier is held in a cache data table 113.
キャッシュ管理部１１５は、送信された識別子がキャッシュデータテーブル１１３に保持されている場合、当該識別子に対応付けられているデータをクライアント装置２０に送信する。 - 特許庁 - To provide an information processing system, processing method thereof, an information processing device, and a program in which a cache hit rate is improved even when cache capacity is restricted.
キャッシュ容量に制約がある場合であっても、キャッシュヒット率を向上させるようにした情報処理システム、その処理方法、情報処理装置及びプログラムを提供する。 - 特許庁 - To provide a method and device for performing access to a cache memory in a processor.
プロセッサにおけるキャッシュ・メモリをアクセスするための方法および装置を提供する。 - 特許庁 - APPARATUS, METHOD AND PROGRAM FOR CACHE LOGIC VERIFICATION
キャッシュ論理検証装置、キャッシュ論理検証方法およびキャッシュ論理検証プログラム - 特許庁 - Thereby the cache memory 100 operates in a high-power-consumption one-cycle access mode.
これにより、キャッシュメモリ１００は、高消費電力の１サイクルアクセスモードで動作する。 - 特許庁 - A memory item having no locality and posing a demerit when stored in the cache memory 31 can be thus rewritten immediately, so that the cache system can ensure a high hit rate.
これにより、局所性がなく、キャッシュメモリ３１に格納することがディメリットになるメモリ項目は即座に書き換えることができ、ヒット率の高いキャッシュシステムを提供できる。 - 特許庁 - To flexibly optimize printer cache memories in a print environment wherein printers are different in memory capacity, storing speed, cache capacity, processor speed, and other system parameters.
メモリ容量、記憶速度、キャッシュ容量、プロセッサ速度及びその他のシステムパラメータがプリンタ間で異なる印刷環境において、印刷キャッシュメモリの最適化を柔軟に行う。 - 特許庁 - INFORMATION PROCESSING SYSTEM, INFORMATION PROCESSING BOARD, CACHE TAG, AND METHOD FOR UPDATING SNOOP TAG
情報処理システム、情報処理基板、及びキャッシュタグ及びスヌープタグの更新方法 - 特許庁 - MICRO PROCESSOR INTEGRATED CIRCUIT CHIP AND METHOD FOR BYPASSING DEFECT POSITION OF CACHE MEMORY THEREON
マイクロプロセッサ集積回路チップおよびその欠陥キャッシュメモリ位置をバイパスする方法 - 特許庁 - A programmable controller is equipped with a temporary execution means for executing an user application without performing an actual control, loading the user application in a cache memory, and locking the cache memory, before putting control into operation.
制御を運用するに先立ち、実際の制御を行わずユーザアプリケーションを実行してキャッシュメモリにユーザアプリケーションをロードしロックする仮実行手段を備える。 - 特許庁 - When the device is an ATM device e.g. one or two cache lines are added to the line of a request for reading out one data byte and written in a cache.
例えば、該装置が、ＡＴＭ装置であれば、１データ・バイト読み取り要求に対して、当該行に加えて１または２キャッシュ行を追加してキャッシュに読み込む。 - 特許庁 - Or, a nonvolatile memory of high write speed and low read speed is adopted for the write cache, and a nonvolatile memory of high read speed and low write speed is adopted for the read cache.
あるいはまた、ライトキャッシュにはライト速度が速くリード速度が遅い不揮発性メモリを、リードキャッシュにはリード速度が速く、ライト速度が遅い不揮発性メモリを採用する。 - 特許庁 - When the sense amplifier cache function of DRAM macro is used as a secondary cache memory, necessity of conducting nondistructive writing is not required because data control is conducted in terms of a word line unit.
ＤＲＡＭマクロのセンスアンプキャッシュ機能を２次キャッシュメモリとして用いる場合、データの管理はワード線単位で行われるから、非破壊書き込みを行う必然性はない。 - 特許庁 - In the case of control, concerning a computer system, a most preferential process can preferentially use the cache by considering the quantity of the cache memory, a constitution system and the priority of the process.
調整においてはキャッシュメモリの量、構成方式、プロセスの優先度を勘案して、高優先プロセスが優先的にキャッシュを使用できるようにしたコンピュータシステム。 - 特許庁 - The money processing system includes, a cache register 10, an external device 30 which is communicatingly connected to the cache register 10, and a coin changer 20 to give changes.
金銭処理システムは、キャッシュレジスター１０と、キャッシュレジスター１０に通信接続された外部装置３０と、釣銭の出金を行う釣銭機２０とを備えている。 - 特許庁 - To provide a cache controller capable of improving response at the time of reference.
参照時のレスポンスを向上することのできるキャッシュ制御装置を提供する。 - 特許庁 - To provide a technology for reducing cache mis-hit and increasing a memory access speed.
キャッシュミスヒットを減らし、メモリアクセスを高速化することのできる技術を提供する。 - 特許庁 - When no instruction to be fetched is stored in the cache memory, the cache memory decides whether or not the instruction should be fetched from an external memory according to the control signal.
フェッチされるべき命令がキャッシュメモリに記憶されていないとき、制御信号に従って、キャッシュメモリは、命令が外部メモリからフェッチされるべきかを決定する。 - 特許庁 - On a client-side, repetitive transfer by the latest collation of a cache is avoided.
また、クライアント側で最新キャッシュの照合による繰り返し転送の回避を図る。 - 特許庁 - To provide a technology for speeding up data reading by reducing cache mistake.
キャッシュミスを減少させて、データ読み出しを高速化するための技術を提供する。 - 特許庁 - To enable a data acquisition for an active cache operation to be performed at a higher probability of the active cache operation than the conventional systems, without deteriorating the congestion state of a network.
アクティブキャッシュ動作のためのデータ取得を、ネットワークの輻輳状態を悪化させることなく、アクティブキャッシュ動作を従来より高い確率で実行させること。 - 特許庁 - At the time of the first execution of an instruction, the decode result is stored in the decode cache.
命令の最初の実行時に、デコードキャッシュにデコードした結果を保存しておく。 - 特許庁 - In the case of DMA transfer, a cache controller 2 discriminates whether the latest data (dirty date) of a transfer source area stored in a memory 3 are held in a cache or not.
ＤＭＡ転送の際に、キャッシュコントローラ２は、メモリ３に記憶された転送元領域の最新データ（ダーティ・データ）がキャッシュに保持されているかどうかを判定する。 - 特許庁 - To solve the problem that usage of a normal cache can not be applied to a SIP server.
通常のキャッシュの利用方法をＳＩＰサーバに適用することができない。 - 特許庁 - NODE CONTROLLER, DISTRIBUTED SHARED MEMORY TYPE INFORMATION PROCESSOR, AND CACHE COHERENCY CONTROL METHOD
ノードコントローラ、分散共有メモリ型情報処理装置、キャッシュコヒーレンシ制御方法 - 特許庁 - A cache processor caches the image data input by the main processor into a shared memory.
キャッシュプロセッサは、メインプロセッサが入力した画像データを共有メモリにキャッシュする。 - 特許庁 - Thereby the cache memory 100 operates in a low-power-consumption, two-cycle access mode.
これにより、キャッシュメモリ１００は、低消費電力の２サイクルアクセスモードで動作する。 - 特許庁 - To provide a technology of providing optimum priority information to a cache used for a DNS resolver.
ＤＮＳリゾルバにおけるキャッシュに対し、最適な優先度情報を与えること。 - 特許庁 - A comparison circuit compares the associative memory output with the cache memory output and asserts a mismatching signal when the associative memory output is not equal to the cache memory output.
比較回路は、連想メモリ出力をキャッシュ・メモリ出力と比較し、連想メモリ出力がキャッシュ・メモリ出力と等しくない場合は不一致信号をアサートする。 - 特許庁 - A non-volatile memory location in the disk drive is utilized to store data residing in the write-cache 100 upon receiving a flush-cache command from a host computer.
ディスクドライブ内の不揮発性記憶域は、ホストコンピュータからのフラッシュキャッシュコマンドの受信に伴い、書込キャッシュ１００内にあるデータを保存するために利用される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
