「Cache」を含む例文一覧(5775)

＜前へ 1 2 .... 42 43 44 45 46 47 48 49 50 .... 115 116 次へ＞
  • The cache memory can be provided with plural usable memory areas or tiles.
    キャッシュメモリは、複数個の使用可能なメモリ区域又はタイルを有することが可能である。 - 特許庁
  • To provide a method and apparatus for D-cache miss prediction and scheduling.
    Ｄキャッシュ・ミス予測およびスケジューリングのための方法および装置を提供すること。 - 特許庁
  • A coherent cache memory responds to the address generator and is subjected to address designation by a memory address.
    コヒーレント・キャッシュ・メモリは、アドレス・ジェネレータに応答し、メモリ・アドレスによってアドレス指定される。 - 特許庁
  • METHOD, CIRCUIT, AND SYSTEM FOR USING IDLE TIME OF DYNAMIC FREQUENCY SCALING CACHE MEMORY
    ダイナミック周波数スケーリングキャッシュメモリの休止時間を利用する方法、回路及びシステム - 特許庁
  • METHOD AND DEVICE FOR TRANSFERRING WRITE CACHE DATA FOR DATA STORAGE AND DATA PROCESSING SYSTEM
    データ・ストレージとデータ処理システムにおける書き込みキャッシュデータの転送方法及びその装置 - 特許庁
  • The L3 cache 504 is controlled only by the L3 tag 508 via the bus 512.
    Ｌ３キャッシュ５０４はバス５１２を通してＬ３タグ５０８のみによって制御される。 - 特許庁
  • To properly perform plane degradation and restoration even though the capacity of a directory cache increases.
    ディレクトリキャッシュの容量が大きくなっても、適切にプレーンデグレードや復旧を可能とする。 - 特許庁
  • COMPUTER SYSTEM HAVING INPUT/OUTPUT READ DATA ARRANGED DIRECTLY IN PROCESSOR LOCAL CACHE
    入力／出力読出しデータがプロセッサローカルキャッシュに直接配置されるコンピュータシステム - 特許庁
  • CACHE CONTROL CIRCUIT/METHOD AND RECORD MEDIUM RECORDING ITS CONTROL PROGRAM
    キャッシュ制御回路及びその制御方法並びにその制御プログラムを記録した記録媒体 - 特許庁
  • To attain speed-up of data processing by reducing the time necessary for cache flush processing.
    キャッシュフラッシュ処理に要する時間を削減して、データ処理の高速化を実現する。 - 特許庁
  • The garment having cup parts is provided with a cache-coeur 7 covering the cup parts 2, 2 on the surface side of the right and left cup parts.
    左右カップ部２，２の表面側にカップ部２，２を覆うカシュクール７を設ける。 - 特許庁
  • To get reasonable performance, the client must cache frequently accessed data.
    適切な性能を得るには、クライアントは頻繁にアクセスされたデータをキャッシュしなければなりません。 - FreeBSD
  • flushes the contents of the indicated cache(s) for the user addresses in the range addr to (addr+nbytes-1) .
    はaddrから(addr+nbytes-1)の範囲のユーザアドレスに対応する指定されたキャッシュをフラッシュする。 - JM
  • Nscd is a daemon that provides a cache for the most common name service requests.
    nscd は一般的なネームサービスに必要な多くのものをキャッシュとして提供するデーモンである。 - JM
  • service value Sets the TTL (time-to-live) for positive entries (successful queries) in the specified cache for service .
    servicevalue指定したserviceのキャッシュにあるポジティブエントリ (成功した問い合わせ) のTTL (time-to-live) を設定する。 - JM
  • service value Sets the TTL (time-to-live) for negative entries (unsuccessful queries) in the specified cache for service .
    servicevalue指定したserviceのキャッシュにあるネガティブエントリ (失敗した問い合わせ) のTTL (time-to-live) を設定する。 - JM
  • /proc/sys/kernel/l2cr (PowerPC only) This file contains a flag that controls the L2 cache of G3 processor boards.
    /proc/sys/kernel/l2cr(PowerPC のみ) このファイルには G3 プロセッサボードのL2 キャッシュを制御するフラグが含まれる。 - JM
  • /proc/sys/vm This directory contains files for memory management tuning, buffer and cache management.
    /proc/sys/vmこのディレクトリにはメモリ管理の調整、バッファやキャッシュ管理のためのファイルがある。 - JM
  • It is possible to tune the SMP per-CPU slab cache limit and batchcount via: +4n
    SMP において per-CPU slab キャッシュの制限値やバッチカウントを変更するには、以下のようにすればよい:+4n - JM
  • To dynamically optimize cache control by monitoring software/hardware states during system operation.
    システムの運用中にソフトウェア/ハードウェア状態をモニタし、キャッシュ制御を動的に最適化する。 - 特許庁
  • Furthermore, the target file is moved to the second cache and the removable media 7 in a step (5).
    さらに、ステップ〔５〕で、対象ファイルをセカンドキャッシュ及びリムーバブルメディア７に移動する。 - 特許庁
  • Thus, the disk access can be quickened by validly operating the write cache.
    このように、ライトキャッシュを有効に動作させることにより、ディスクアクセスを高速化できる。 - 特許庁
  • PEER-TO-PEER NAME RESOLUTION PROTOCOL(PNRP) AND MULTILEVEL CACHE FOR USE THEREWITH
    ピアツーピア名前解決プロトコル（ＰＮＲＰ）およびそれと共に使用するためのマルチレベルキャッシュ - 特許庁
  • This cache device 2 registers the lines in accordance with the set group definitions and registration policy.
    キャッシュ装置２は設定されたグループ定義と登録ポリシーに従い、ラインの登録を行う。 - 特許庁
  • A plurality of control modules respectively provided with a plurality of cache memories is provided in the storage system.
    ストレージシステムに、複数のキャッシュメモリをそれぞれ備えた複数のコントロールモジュールを備える。 - 特許庁
  • The emulator comprises a decode cache for storing results of instruction fetch and decode processing.
    エミュレータに、命令フェッチとデコードの処理の結果を保存しておくデコードキャッシュを設ける。 - 特許庁
  • To enable an OS after restart to take over a disk cache itself on a memory.
    メモリ上のディスクキャッシュそのものを再起動後のＯＳが引き継ぐことができるようにする。 - 特許庁
  • The local cache maintains copies of the primary data storage according to the received information.
    ローカル・キャッシュは、受信した情報に従って一次データ記憶装置のコピーを維持する。 - 特許庁
  • SYSTEM TO REDUCE DRIVE OVERHEAD USING MIRRORED CACHE VOLUME IN STORAGE ARRAY
    ストレージアレイでミラー化されたキャッシュボリュームを用いることでドライブオーバーヘッドを軽減するシステム - 特許庁
  • SYSTEM FOR PRIORITIZING CACHE OF PRINT JOB, WORKSTATION, PRINT DRIVER, AND METHOD
    印刷ジョブのキャッシュの優先順位を決定するシステム、ワークステーション、印刷ドライバ、及び方法 - 特許庁
  • CONNECTION METHOD AMONG NODE DEVICES OF DISTRIBUTED CACHE SYSTEM AND NETWORK USING METHOD THEREOF
    分散キャッシュシステムのノード装置間接続方法および当該方法を用いたネットワーク - 特許庁
  • To improve the performance of a multiprocessor system while ensuring the cache coherency in the system.
    マルチプロセッサシステムにおけるキャッシュコヒーレンシを保証しつつ、システムのパフォーマンスを向上させる。 - 特許庁
  • This cache matching data processing system includes first and second matching domains at least.
    キャッシュ整合データ処理システムは、少なくとも第１および第２の整合ドメインを含む。 - 特許庁
  • The CPU 203 selects the frequency information from the cache region preferentially.
    ＣＰＵ２０３は、優先的に当該キャッシュ領域から周波数情報を選択する。 - 特許庁
  • The processor executes an operating system and a cache driver loaded to the volatile memory.
    プロセッサは、前記揮発性メモリにロードされた、オペレーティングシステムとキャッシュドライバとを実行する。 - 特許庁
  • Each of the access requests includes an identification signal showing that data of a cache line is rewritten.
    アクセス要求は、キャッシュラインのデータが書き換えられた旨を示す識別信号を含む。 - 特許庁
  • The transmission means transmits biometric data and the identifier of the cache target user to a client.
    送信手段は、キャッシュ対象ユーザの生体データおよび識別子をクライアントに送信する。 - 特許庁
  • BUS BRIDGE, DEVICE AND METHOD FOR CONTROLLING CACHE COHERENCE, PROCESSOR UNIT AND MULTIPROCESSOR SYSTEM
    バスブリッジ、キャッシュコヒーレンシ制御装置、キャッシュコヒーレンシ制御方法、プロセッサユニット、マルチプロセッサシステム - 特許庁
  • METHOD FOR INVALIDATING DATA IN MEMORY CACHE, COMPUTER READABLE MEDIUM, AND IMAGE PROCESSING SYSTEM
    メモリ・キャッシュ内のデータを無効化する方法、コンピュータ可読媒体及びイメージ処理システム - 特許庁
  • To simultaneously and efficiently cache a plurality of data systems whose access patterns are different.
    アクセスパターンが異なる複数のデータ系列を同時に効率良くキャッシュできるようにする。 - 特許庁
  • The memory system includes a nonvolatile memory, a cache memory, a control circuit and an information processor.
    不揮発性メモリ、キャッシュメモリ、制御回路、情報処理装置を含むメモリシステムを構成する。 - 特許庁
  • CACHE BACK METHOD AND SYSTEM TO INTERNET CONNECTION FEE IN ON-LINE SHOPPING MOLE
    オンラインショッピングモールにおけるインターネット接続料金へのキャッシュバック方法およびそのシステム - 特許庁
  • A session state of application is stored in a cache database clustered if necessary.
    アプリケーションのセッション状態を、必要に応じてクラスタ化したキャッシュデータベースに保存する。 - 特許庁
  • DC power from the battery module 7_1 is supplied only to the cache memory 11_1.
    バッテリモジュール７_１からのＤＣ電力の供給をキャッシュメモリ１１_１だけに行う。 - 特許庁
  • The instruction cache 6 sends the request instruction to an instruction analysis part 3 and an execution unit 7.
    命令キャッシュ６は要求命令を命令解析部３及び実行ユニット７に送る。 - 特許庁
  • To provide a parallel processing method for multi-dimensional Fourier transform effectively using a cache memory.
    キャッシュメモリを有効に利用した多次元フーリエ変換の並列処理方法を提供する。 - 特許庁
  • A MAX counter 82 and a MIN register 84 define the range of dirty cache positions.
    ＭＡＸカウンタ８２およびＭＩＮレジスタ８４は、ダーティなキャッシュ位置の範囲を定義する。 - 特許庁
  • To provide a cache memory system capable of adaptively being accommodated to sizes of various memory lines.
    種々のメモリラインのサイズに適応的に対応可能なキャッシュメモリシステムを提供する。 - 特許庁
  • The information cache server 4 is connected between an information providing server 1 and the client 3.
    情報キャッシュサーバ４は情報提供サーバ１とクライアント３との間に接続される。 - 特許庁
  • CACHE CONSISTENCY GUARANTEEING METHOD FOR PARALLEL COMPUTER SYSTEM, AND THE PARALLEL COMPUTER
    並列計算機システムにおけるキャッシュ一貫性保証方法及びその並列計算機 - 特許庁
＜前へ 1 2 .... 42 43 44 45 46 47 48 49 50 .... 115 116 次へ＞

例文データの著作権について