「Cache」を含む例文一覧(5775)

＜前へ 1 2 .... 45 46 47 48 49 50 51 52 53 .... 115 116 次へ＞
  • When the registers are continuously retreated to the stack, a memory control device writes data from a processor core to the cache memory without executing refilling processing from the main memory to the cache memory.
    メモリ制御装置はスタックへの連続的なレジスタ待避時に、主メモリからキャッシュメモリへのリフィル処理を行うことなくプロセッサコアからキャッシュメモリへのデータ書込みを実現する。 - 特許庁
  • The distribution server determines the size to distribute the streaming contents for each cache server according to the received communication speed and transmits partial contents designated by each cache server to the client.
    コンテンツ配信サーバが、受信した通信速度に応じて、キャッシュサーバごとにストリーミングコンテンツを配信するサイズを決定し、各キャッシュサーバが指定された部分コンテンツをクライアントに送信する。 - 特許庁
  • To automatically set the storage capacity of the font cache and pattern cache of an image processor to an optimal value according to character data and image data included in an original image data to be printed.
    印刷対象の元画像データに含まれる文字データ及びイメージデータに応じて、画像処理装置のフォントキャッシュ及びパターンキャッシュの記憶容量を最適な値に自動的に設定すること。 - 特許庁
  • In a receiving node 2, the packet is rolled in a conversion table cache 241 by a prefetch packet roll-in mechanism 242 before arrival of a following data cell to prevent a mishit of the conversion table cache 241.
    受信側ノード２では後続データセルの到着前に、プリフェッチパケットロールイン機構２４２によって変換テーブルキャッシュ２４１にロールインさせ、変換テーブルキャッシュ２４１のミスヒットを防止する。 - 特許庁
  • A memory 15 with an access identification limiting circuit is formed in a sealed condition, a decryption special program is stored in a special instruction cache area CS and a special data cache area DS.
    密封された状態でアクセス識別制限回路付きメモリ１５を形成し、復号化特別プログラムを特別命令キャッシュ領域ＣＳと特別データキャッシュ領域ＤＳに記憶させる。 - 特許庁
  • When no general register holds the data indicated by the memory address, the cache control part 190 transfers the data acquired from the cache memory 300 to the indication general register.
    汎用レジスタの何れにも、メモリアドレスによって示されるデータが保持されていない場合は、キャッシュ制御部１９０がキャッシュメモリ３００から取得したデータを指示汎用レジスタに転送する。 - 特許庁
  • Data the cash 4 output to the bus 101 at the time of cache hit and data read from a storing circuit for a cache of the caches 5 are compared with each other and the result is stored.
    キャッシュヒット時に２次キャッシュ４がバス１０１に出力したデータと２次キャッシュ５のキャッシュ用記憶回路から読み出されたされたデータとを比較し，その結果を記憶する。 - 特許庁
  • When a cache area of the flash memory has been already erased at the stop of the erasure, data erased from the flash memory are immediately saved again to the flash memory from the cache memory.
    また、イレースを停止した時点で、フラッシュメモリが有するキャッシュ域までイレースが進んでいる場合には、フラッシュメモリからイレースされたデータをキャッシュメモリからフラッシュメモリへ直ぐに再退避する。 - 特許庁
  • This cache memory is provided with an address holding part 5 optionally holding an address, and also, an optional address value held by the part 5 can be compared with tag memory data in the cache memory.
    キャッシュメモリに任意にアドレスを保持するアドレス保持部を設け、また、前記アドレス保持部に保持している任意のアドレス値とキャッシュメモリ内のタグメモリデータとを比較することを可能とする。 - 特許庁
  • To provide an information processor which has plural processors and cache memories in plural layers while reducing the busy rate of a path with a small logic quantity and eliminating an increase of cache misses.
    少ない論理量でパスのビジー率を低減し、かつ、キャッシュミスを増大させないことを可能とした複数のプロセッサと複数階層のキャッシュメモリとを有する情報処理装置。 - 特許庁
  • To provide a technique for reducing useless data transfer between storage hierarchical units while maintaining a cache coherence in a cache memory system applied to a data processing apparatus using a plurality of processors.
    複数のプロセッサを用いたデータ処理装置に適用されるキャッシュメモリシステムについてキャッシュコヒーレンシを保ちながら記憶階層間での無駄なデータ転送を削減する技術を提供する。 - 特許庁
  • The key cache manager can use restoration data to reload the application key into the key storage if the application key is evicted from the key storage by another key cache manager.
    アプリケーション・キーが他のキー・キャッシュ・マネージャによってキー・ストレージから払い出される場合には、キー・キャッシュ・マネージャはこの復元データを使用してアプリケーション・キーをキー・ストレージに再ロードすることができる。 - 特許庁
  • To provide an image forming apparatus which can enhance the efficiency to retrieve an objective character image from a cache and make it possible to effectively utilize a page, a job or a font cache.
    キャッシュから対象とする文字イメージの検索効率を高めることが可能で、さらにページ、ジョブをまたいだフォントキャッシュの有効利用を可能にする画像形成装置を提供する。 - 特許庁
  • The possible combinations of the values of selected specific bits make a system memory where the corresponding tag mapping table are mapped a cache possible area or a cache impossible area according to user definition.
    選ばれた特定ビットの値の可能組合せは使用者の定義により、その相対応したタグマッピング表がマッピングしたシステムメモリーをキャッシュ可能領域またはキャッシュ不可能領域にする。 - 特許庁
  • Prior to the playback start instruction, decoded audio data, corresponding to a header (frame number 1 to N) of compressed audio data can be stored in an audio cache memory 4a by cache processing (S7).
    再生開始の指示に先立ち、キャッシュ処理（Ｓ７）によって、圧縮音声データの先頭部分（第１〜第Ｎフレーム）に対応する復号後の音声データを、オーディオキャッシュメモリ４ａに記憶する。 - 特許庁
  • To effectively utilize a memory cache, to efficiently execute data transfer from a memory and to improve the processing speed of a processor having a cache memory in the case of executing software by the processor.
    キャッシュメモリを有するプロセッサでソフトウェアを実行する際に、メモリキャッシュを有効に利用し、メモリからのデータ転送を効率よく行い、プロセッサにおける処理速度の向上を図る。 - 特許庁
  • Hereat, a prefetch size and a prefetch amount are dynamically changed according to a remaining capacity of the cache memory, thus preventing depletion of the cache memory and avoiding performance degradation of the entire system.
    この際、キャッシュメモリの残容量に応じてプリフェッチサイズおよびプリフェッチ量を動的に変更することで、キャッシュメモリの枯渇を防止し、システム全体の性能の低下を回避する。 - 特許庁
  • To achieve an information processing apparatus for efficiently executing the switching of the possibility/impossibility of cache control for the same variables on a memory without accessing a cache control register.
    キュッシュ制御レジスタにアクセスすることなく、メモリ上の同一の変数に対するキャッシュ制御の可否の切替えを効率よく実行することができる情報処理装置を実現する。 - 特許庁
  • The pixel reference part 15 reads the pixel before conversion from the cache memory 20 at the conversion request when the pixel before conversion positioned at the coordinates before conversion is stored in the cache memory 20.
    画素参照部１５は、変換要求に基づいて、変換前座標に位置する変換前画素がキャッシュメモリ２０に記憶されている場合に、変換前画素をキャッシュメモリ２０から読み出す。 - 特許庁
  • To effectively utilize a cache buffer as a limited resource by preventing data that has been stored in the cache buffer from being expelled by data having low reusability.
    再利用性の低いデータによってそれまでキャッシュバッファに入っていたデータが追い出されることを防ぎ、限られた資源であるキャッシュバッファを有効に活用することを目的とする。 - 特許庁
  • To provide an efficient method and device for accurately excluding documents from a local cache memory in browser environment according to the traffic of a usable cache memory and a browser.
    利用可能なキャッシュ・メモリ及びブラウザのトラフィックに基づいて、ブラウザ環境のローカル・キャッシュ・メモリからドキュメントを的確に排除するための効率的な方法及び装置を提供する。 - 特許庁
  • If there is no cache available for this particular call (method name and arguments), the classical XMLRPC communication will be used (and the result will be stored into a cache file for the next use).
    そのコールに対応する (同じメソッド名と引数の)キャッシュが存在しない場合は、標準の XMLRPC 通信が使用されます(その結果はキャッシュファイルに保存され、次回に使用されます)。 - PEAR
  • A cache memory 24 having cache entry parts 24_1, 24_2,...24_n which are as many as the number of connectable target nodes is connected to a controller 22 provided in a 1394 I/F board 21.
    １３９４ Ｉ／Ｆボード２１内に備えているコントローラ２２には、接続可能なターゲットノードの数だけのキャッシュエントリ部２４_１，２４__２・・２４_ｎを有するキャッシュメモリ２４が接続されている。 - 特許庁
  • To solve the problem that disk access operation can frequently occur and can cause considerable overhead since cache updating is frequently performed corresponding to a file access request in a cache managing method based on an LRU(least recently used) system.
    ＬＲＵ方式によるキャッシュ管理方法では、ファイルアクセス要求に応じてキャッシュ更新が頻繁に行われ、ディスクアクセス動作が頻発して大きなオーバヘッドとなることが起こり得る。 - 特許庁
  • A first group of cache segments can be handled only for streaming transfer of a first type of information, and a second group of cache segments can be handled only for bulk transfer of a second type of information.
    第１のグループのキャッシュセグメントは第１のタイプの情報のストリーミング転送のみを動作し、第２のグループのキャッシュセグメントは第２のタイプの情報のバルク転送のみを動作してもよい。 - 特許庁
  • To provide a cache device, a cache control method, a program and a recording medium with the program recorded thereon that can reduce a total access cost when caching files of different access costs.
    アクセスコストが異なるファイルをキャッシュする場合に、総アクセスコストを低減できる、キャッシュ装置、キャッシュ制御方法及びプログラム並びに当該プログラムを記録した記録媒体の提供。 - 特許庁
  • Because the color of the bar is subjected to reversing display as (d) for the period of a program signal, when the cache exists, what time a program can be reproduced from the cache can be confirmed at a glance.
    また、キャッシュが存在する番組信号の期間は、（ト）の如くバーの色が反転表示されるため、何時以降の番組がキャッシュから再生可能であるのか一目で確認できる。 - 特許庁
  • To provide a cache controlling method capable of improving cash efficiency regardless of a time zone by synchronizing a cache state in a proxy server with the using state of a client.
    プロキシサーバでのキャッシュ状態とクライアントの利用状態との同期を取ることが可能で、時間帯に関係なくキャッシュ効率を向上させることができるキャッシュ制御方法を提供する。 - 特許庁
  • To provide a digital broadcasting receiver, capable of improving the efficiency of a packet receiving process and speeding up a channel selecting process by providing stream cache control means and a cache memory.
    ストリームキャッシュ制御手段及びキャッシュメモリを設けることにより、パケット受信処理の効率を改善し、選局処理の高速化を目的とするデジタル放送受信機を提供する。 - 特許庁
  • A cache management unit 130, when receiving an area securing request from an RIP unit 120, refers to an entry management table 132, and expels, from a cache memory 140, unused image data of a document element having a lower cache priority than that of a document element targeted by the request.
    キャッシュ管理部１３０はＲＩＰ部１２０から領域確保要求を受けた場合、エントリ管理テーブル１３２を参照し、その要求の対象の文書要素よりもキャッシュ優先度が低く且つ使用されていない文書要素の画像データをキャッシュメモリ１４０から追い出す。 - 特許庁
  • In the case of a cache mistake, if the address information of the data written in the cache memory 11 has registered already in the RPAM 15, the data written in the cache memory 11 are set as data out of the conversion object, and address information about the data set to be out of the conversion object is deleted from the RPAM 15.
    キャッシュミス時に、キャッシュメモリ１１に書き込まれたデータのアドレス情報がＲＰＡＭ１５に登録されていれば、キャッシュメモリ１１に書き込まれたデータを置換対象外のデータに設定し、この置換対象外に設定されたデータのアドレス情報をＲＰＡＭ１５から削除する。 - 特許庁
  • A cache control analyzing part 115 generates access statistical information 116 showing the statistics of timings of cache miss and addresses for cache misses which have occurred in the same addresses in different timings of 10 micro-seconds in N÷5 or more cycles in 1-N cycles of cyclic processing.
    キャッシュ制御解析部１１５は、周期処理の周期１〜周期Ｎのうち、Ｎ÷５以上の周期にて１０マイクロ秒以下のタイミングの差で同じアドレスについて発生したキャッシュミスを対象に、キャッシュミスが発生したタイミングの統計量とアドレスとを示すアクセス統計情報１１６を生成する。 - 特許庁
  • If the writing destination of the data belongs to the area specified by the resisters R1, R2, the data and the address corresponding thereto are transferred to other cache controller 125-2 by an inter-cache communication controller 125c and written into a cache memory 124-2 by the controller 125-2.
    このデータの書き込み先がレジスタＲ１，Ｒ２の指定する領域に属している場合、そのデータ及び対応するアドレスがキャッシュ間通信コントローラ１２５ｃにより他のキャッシュコントローラ１２５−２に転送されて、当該コントローラ１２５−２によりキャッシュメモリ１２４−２に書き込まれる。 - 特許庁
  • Furthermore, the cache line 11 of the primary cache memory 1 includes a plurality of data entry units 11a for storing data, a plurality of valid bit units 11b indicating that data are either valid or invalid correspondingly to the respective data entry units 11a, and an address entry unit 11c for storing the address of the cache line 11.
    さらに、１次キャッシュメモリ１のキャッシュライン１１は、データを記憶する複数のデータエントリ部１１ａと、データエントリ部１１ａに対応して、データが有効又は無効であること示す複数の有効ビット部１１ｂと、キャッシュライン１１のアドレスを記憶するアドレスエントリ部１１ｃと、を含んでいる。 - 特許庁
  • As trace data 114 outputted from the processor 100 incorporating the cache memory 102, information on an instruction fetch value 109 and a cache hit value 110 are added to branching destination address information and outputted, thereby the trace and cache hitting ratio can be computed without losing real-time property.
    キャッシュメモリ１０２を内蔵したプロセッサ１００から出力されるトレースデータ１１４として、命令フェッチ値１０９及びキャッシュヒット値１１０の情報を分岐先アドレス情報に付加して出力することにより、リアルタイム性を失わずにトレース、キャッシュヒット率の算出を可能にしたものである。 - 特許庁
  • The generator expresses a number whose lowest digit expresses 10 with a hybrid code having a coin code part and a cache code part in order to eliminate a multi-bit change in the cache code part following to a change in a count direction and expresses its count in a first direction by a sum of the coin code and the cache code.
    前記発生器はカウント方向の変化に従うキャッシュコード部分のマルチビット変化を除去するように、下が１０である数をコインコード部分とキャッシュコード部分を有する混合コードで表現し、コインコードとキャッシュコードの合計で第１方向にカウントを表現する。 - 特許庁
  • A cache with a multilevel structure comprises a high speed Static RAM(static RAM) with small capacity placed in the neighborhood of an arithmetic unit 10, and a portion of the RAM called a normal primary cache 20 is divided into a cache area 21, and the other is divided into a local memory 22 so as to be used.
    多段構造のキャッシュにおいて、演算器１０の近傍に置かれた小容量で高速のStatic RAM(スタテックRAM)などで構成され、通常１次キャッシュ２０と呼ばれるRAMの、一部をキャッシュ領域２１に、他をローカルメモリ領域２２とに分割して使用可能としたものである。 - 特許庁
  • If data to be written in the cache memory from the processor are a function return address value, the data to be written in the cache memory are written in ordinarily as original data, and replica data having contents identical with those of the original data are generated associated with the original data and written in the cache memory.
    プロセッサからキャッシュ・メモリに書き込むべきデータが関数戻りアドレス値である場合には、通常通りキャッシュ・メモリに書き込むべきデータをオリジナルデータとして書き込むと共に、当該オリジナルデータと同一内容のレプリカデータを作成しオリジナルデータと対応付けてキャッシュ・メモリに書き込む。 - 特許庁
  • To provide an apparatus and a method for controlling cache of hard disk devices, the objects of which are to provide the hard disk device that quickly responds to a read out command and also to avoid a fragmented memory state of data that reflects the cache data stored in a cache buffer in the past.
    ハードディスク装置のキャッシュを制御する方法および装置に関し、読み出しコマンドに対しより速く応答するハードディスク装置を提供し、かつ、キャッシュ・バッファに以前から記憶されているキャッシュ・データを考慮してデータが断片化された状態で記憶されるのを回避することを目的とする。 - 特許庁
  • Consequently, when data specified with the same address are shared among a plurality of cache memories, the data can be made ineffective in the cache memory other than cache memory corresponding to the processor including the address in its responsible area, thereby the sharing rate of data can be lowered.
    それゆえに、複数キャッシュメモリ間において、同一アドレスで指定されるデータが共有されている場合には、該アドレスを自己の責任領域に含むプロセッサに対応のキャッシュメモリを除く他のキャッシュメモリにおいて該データを無効にできるから、データの共有率を低くできる。 - 特許庁
  • When the OS 200 is restarted and the initialization of a memory is started, a disk cache protection means 203 is called, and a memory frame 805 used as a disk cache 806 is not initialized but protected, and the other memory files are initialized based on memory frame management information 804 included in the disk cache information 301.
    ＯＳ２００が再起動されメモリの初期化が開始されるとディスクキャッシュ保護手段２０３が呼び出され、ディスクキャッシュ情報３０１に含まれるメモリフレーム管理情報８０４に基づいて、ディスクキャッシュ８０６として利用されているメモリフレーム８０５は初期化せず保護し、他は初期化する。 - 特許庁
  • To provide a disc device capable of improving the hit efficiency in a cache buffer to a read request from a host device by looking only estimated data ahead and storing them in the cache buffer even in the receipt of a skip read request from the host device, and a cache control method for this device.
    ホストからのスキップ読出し要求があっても、予想されるデータのみを先読みしてキャッシュバッファに蓄えることで、ホスト装置からのリード要求に対するキャッシュバッファでのヒット効率を向上させるディスク装置及び同装置のキャッシュ制御方法を提供することにある。 - 特許庁
  • In the case that the dividend and the divisor respectively corresponding to the Y operand and the Z operand are not stored in the cache memory 3, the cache control circuit 2 stores an arithmetic result by the division arithmetic circuit 1 as the quotient in the cache memory 3 corresponding to the dividend and the divisor.
    キャッシュ制御回路２は、Ｙオペランド及びＺオペランドにそれぞれ対応する被除数、除数がキャッシュメモリ３に記憶されていない場合には、除算演算回路１による演算結果を商として、当該被除数、除数と対応付けてキャッシュメモリ３に記憶させる。 - 特許庁
  • When the address of the transfer destination is that of a cache server directly connected to the router or that of a local cache server, the router acquiring the contents rewrites the transfer destination address of the contents into the address of the cache server directly connected to the router and transfers the contents and when not, the router transfers the contents to the destination address of the contents.
    コンテンツを取得したルータでは、転送先のアドレスがルータに直接接続されたまたは、ローカルなキャッシュサーバである場合には、コンテンツの宛先アドレスを直接接続されたキャッシュサーバに書き換えて転送し、そうでない場合には、コンテンツの宛先アドレスに転送する。 - 特許庁
  • When the processing of the cache error is required, the write instruction 12 for the cache error updates a cache line 27 by write data, without reading the data from the address of a main memory 21 equivalent to a write address and sets both of the V-bit 24 and M-bit 25 of the line 27 to '1'.
    キャッシュ・ミスの処理を行う必要がある場合、キャッシュ・ミス用ライト命令１２は書込みアドレスに相当するメインメモリ２１のアドレスからデータを読込むことなく、キャッシュ・ライン２７を書込みデータで更新し、そのライン２７のＶビット２４及びＭビット２５の双方を“１”にセットする。 - 特許庁
  • Then, when the confirmed data is stored in a data cache part 14, it is obtained from the data cache part 14 and when the data is not stored, it is obtained by accessing the stored place and when the obtained data satisfies prescribed conditions, it is cached to the data cache part 14.
    そして、確認したデータがデータキャッシュ部１４に蓄積されているならば、これをデータキャッシュ部１４から入手し、蓄積されていないならば、前記格納場所にアクセスして入手すると共に、入手したデータが所定の条件を満足する場合、これをデータキャッシュ部１４にキャッシュする。 - 特許庁
  • A server device stores and manages data attached with priority based on use frequency in each identifier of screen information by use places and use time zones of the client device as a screen cache priority table together with a screen cache, and performs control such that synchronization with the screen cache of the client device is performed.
    サーバ装置が、クライアント装置の使用場所と使用時間帯別に画面情報の識別子毎に使用頻度に応じた優先度を付けたデータを、画面キャッシュ優先度テーブルとして画面キャッシュと共に記憶して管理し、クライアント装置の画面キャッシュと同期を取るように制御する。 - 特許庁
  • The set associative type cache memory device equipped with a memory cell part which holds data and tags, an LRU memory part representing reference history information on cache blocks, and a circuit which makes a hit/miss decision has an instruction for changing the LRU of a corresponding cache block to the block which was referred to in the remote past.
    データとタグを保持するメモリセル部と、キャッシュブロックの参照履歴情報を表すＬＲＵメモリ部と、ヒット／ミスを判定する回路を具備するセットアソシアティブ方式のキャッシュメモリ装置において、該当キャッシュブロックのＬＲＵを最も遠い昔に参照したブロックに変更する命令を備える。 - 特許庁
  • In such a case, a scheduled access counter ACC(k)(k=0 to N-1) counts the number of scheduled accesses to respective cache areas CA(k)(k=0 to N-1), and when the image data in the cache area has to be removed, cache areas in which the number of scheduled accesses is "one" or more are excluded from an removal target.
    その際、キャッシュエリアＣＡ（ｋ）（ｋ＝０〜Ｎ−１）の各々についてアクセス予定カウンタＡＣＣ（ｋ）（ｋ＝０〜Ｎ−１）によりアクセス予定回数をカウントし、キャッシュエリアの画像データの追い出しが必要な場合に、アクセス予定回数が「１」以上であるキャッシュエリアを追い出し対象から除外する。 - 特許庁
  • When an area securement request is received from an RIP part 120, a cache management part 130 evicts from the cache memory 140 image data of a document element which is lower in cache priority than the document element of an object of the request and not currently used, referring to an entry management table 132.
    キャッシュ管理部１３０はＲＩＰ部１２０から領域確保要求を受けた場合、エントリ管理テーブル１３２を参照し、その要求の対象の文書要素よりもキャッシュ優先度が低く且つ使用されていない文書要素の画像データをキャッシュメモリ１４０から追い出す。 - 特許庁
＜前へ 1 2 .... 45 46 47 48 49 50 51 52 53 .... 115 116 次へ＞

例文データの著作権について