「Cache」を含む例文一覧(5776)
＜前へ 1 2 .... 46 47 48 49 50 51 52 53 54 .... 115 116 次へ＞- A cache management unit 130, when receiving an area securing request from an RIP unit 120, refers to an entry management table 132, and expels, from a cache memory 140, unused image data of a document element having a lower cache priority than that of a document element targeted by the request.
キャッシュ管理部１３０はＲＩＰ部１２０から領域確保要求を受けた場合、エントリ管理テーブル１３２を参照し、その要求の対象の文書要素よりもキャッシュ優先度が低く且つ使用されていない文書要素の画像データをキャッシュメモリ１４０から追い出す。 - 特許庁 - In the case of a cache mistake, if the address information of the data written in the cache memory 11 has registered already in the RPAM 15, the data written in the cache memory 11 are set as data out of the conversion object, and address information about the data set to be out of the conversion object is deleted from the RPAM 15.
キャッシュミス時に、キャッシュメモリ１１に書き込まれたデータのアドレス情報がＲＰＡＭ１５に登録されていれば、キャッシュメモリ１１に書き込まれたデータを置換対象外のデータに設定し、この置換対象外に設定されたデータのアドレス情報をＲＰＡＭ１５から削除する。 - 特許庁 - If the writing destination of the data belongs to the area specified by the resisters R1, R2, the data and the address corresponding thereto are transferred to other cache controller 125-2 by an inter-cache communication controller 125c and written into a cache memory 124-2 by the controller 125-2.
このデータの書き込み先がレジスタＲ１，Ｒ２の指定する領域に属している場合、そのデータ及び対応するアドレスがキャッシュ間通信コントローラ１２５ｃにより他のキャッシュコントローラ１２５−２に転送されて、当該コントローラ１２５−２によりキャッシュメモリ１２４−２に書き込まれる。 - 特許庁 - When the address of the transfer destination is that of a cache server directly connected to the router or that of a local cache server, the router acquiring the contents rewrites the transfer destination address of the contents into the address of the cache server directly connected to the router and transfers the contents and when not, the router transfers the contents to the destination address of the contents.
コンテンツを取得したルータでは、転送先のアドレスがルータに直接接続されたまたは、ローカルなキャッシュサーバである場合には、コンテンツの宛先アドレスを直接接続されたキャッシュサーバに書き換えて転送し、そうでない場合には、コンテンツの宛先アドレスに転送する。 - 特許庁 - The channel adapter 11 manages the directory information of the data in the local cache memory 105, and, when receiving a data read request from the host 50, determines according to the directory information whether or not the read data is found in the local cache memory 105; if it is found, the read data is transferred from the local cache memory 105 to the host 50.
チャネルアダプタ１１は、ローカルキャッシュメモリ１０５内のデータのディレクトリ情報を管理し、ホスト５０からデータリード要求を受けると、ディレクトリ情報に基づきローカルキャッシュメモリ１０５でリードデータがヒットするか判断し、ヒットすれば、ローカルキャッシュメモリ１０５からホスト５０へリードデータを転送する。 - 特許庁 - This gateway device 1 acquires holding data from a data holding node and stores the data as cache data, and transmits the cache data to a node of a data request source as response data when the cache data are determined to be new data upon the reception of a data request from the node of the data request source.
データ保有ノードから保有データを取得してキャッシュデータとして記憶し、データ要求元ノードからのデータ要求があった時点において当該キャッシュデータが新しいデータであると判別した場合に当該キャッシュデータを応答データとして当該データ要求元ノードへ送信する。 - 特許庁 - Since the data of respective caches are managed/transferred by using the count values in accordance with respective cases, the overlap of data in both the caches is removed, a cache line of a high bit rate is stored in the FSA type cache and the FSA type cache of a high speed and a high bit rate can be realized.
このカウント値を用いて各場合に応じて各キャッシュのデータの管理／転送が行われることにより、両キャッシュへのデータの重複が無くされ、ＦＳＡ方式キャッシュに高ヒット率のキャッシュラインが保持され、高速かつ高ヒット率の前記キャッシュ部が実現される。 - 特許庁 - A cache control analyzing part 115 generates access statistical information 116 showing the statistics of timings of cache miss and addresses for cache misses which have occurred in the same addresses in different timings of 10 micro-seconds in N÷5 or more cycles in 1-N cycles of cyclic processing.
キャッシュ制御解析部１１５は、周期処理の周期１〜周期Ｎのうち、Ｎ÷５以上の周期にて１０マイクロ秒以下のタイミングの差で同じアドレスについて発生したキャッシュミスを対象に、キャッシュミスが発生したタイミングの統計量とアドレスとを示すアクセス統計情報１１６を生成する。 - 特許庁 - With respect to the semiconductor integrated circuit incorporating a data cache and the at-speed test method thereof, decoding is executed without considering fixed bits to map a plurality of addresses of the data cache to one address of a on-chip memory per prescribed address unit when address decoding of the data cache is performed.
ここに開示されたデータキャッシュが内蔵した半導体集積回路およびそれの実速度テスト方法は、データキャッシュのアドレスデコーディング時、一定ビットを考慮しなくデコーディングを実行して、データキャッシュの複数個のアドレスを所定のアドレス単位ごとにオンチップメモリの一つのアドレスにマッピングさせる。 - 特許庁 - To reliably prevent a reduction in the speed of response to a mounting request (processing request) from a data processing apparatus, even just after the replacement of a cache of a virtual library apparatus with another new cache, down from the speed of response in normal operation before the cache replacement.
仮想ライブラリ装置のキャッシュを新たに別のキャッシュに取り替えた直後でも、データ処理装置からのマウント要求（処理要求）に対する応答速度が、キャッシュ交換前の通常運用中の応答速度よりも遅くなるようなことを確実に抑止できるようにする。 - 特許庁 - In executing the command to use a plurality of continuous data, continuous data which may be used is divided in quantity units brought by one-time cache fill to perform cache fill, and a command (a boundary command) corresponding to data at a boundary of cache fill is first executed.
連続した複数個のデータを使用する命令を実行するときに、使用する可能性のある連続するデータを１回のキャッシュフィルによって持ってこられる量単位に分割してキャッシュフィルすると共にキャッシュフィルの境界にあるデータに対応する命令（境界命令）をまず実行する。 - 特許庁 - To provide a network cache device and a network cache controlling method capable of using cache control of a hit rate higher than that of an LRU for a supposed access pattern and guaranteeing the prescribed value of data volume to be faulted also for an access pattern other than the supposed access pattern.
本発明の課題は、仮定したアクセスパターンに対しては、ＬＲＵよりもさらにヒット率が高く、仮定したアクセスパターン以外に対しても、フォルトするデータ量の所定値が保証されるキャッシュ制御を用いたネットワークキャッシュ装置およびネットワークキャッシュ制御手法を提供することにある。 - 特許庁 - A server device stores and manages data given with priority according to a use frequency in each identifier of screen information by use places and use time zones of a client device as a screen cache priority table together with a screen cache, and controls such that synchronization with the screen cache of the client device is performed.
サーバ装置が、クライアント装置の使用場所と使用時間帯別に画面情報の識別子毎に使用頻度に応じた優先度を付けたデータを、画面キャッシュ優先度テーブルとして画面キャッシュと共に記憶して管理し、クライアント装置の画面キャッシュと同期を取るように制御する。 - 特許庁 - Based on a hit ratio HR for cache hit of the address ADR and a mistake rate MR for cache miss of the address ADR corresponding to the counted value CT at the cache miss, a reference value calculation part 49 corrects reference values m and n for the counter section 22 to count the counted value CT.
基準値算出部４９は、アドレスＡＤＲに対するキャッシュヒットのヒット率ＨＲと、キャッシュミスのときにカウント値ＣＴに対応するアドレスＡＤＲに対するキャッシュミスのミス率ＭＲとに基づいて、カウンタ部２２がカウント値ＣＴをカウントするための基準値ｍ，ｎを変更する。 - 特許庁 - Stable content delivery is realized by monitoring a network cache resource, and when the network cache seems likely to fail, detecting resources with margin left among the resources in the entire domain of delivery system including clients, and controlling the detected resources to be used for preventing network cache failures.
ネットワークキャッシュの資源を監視して、ネットワークキャッシュが破綻しそうなときに、クライアントを含めた配信システム全領域の資源で、余裕のある資源を検出し、それらの資源をコントロールして、ネットワークキャッシュの破綻を防止する為に使用することにより、安定なコンテンツ配信を実現する。 - 特許庁 - When the hit ratio of the external cache memory 9 is higher than the prescribed value, an external cache memory controller 4 holds a block read instruction from CPU 1 to ASIC 12 temporarily during determination of a cache hit or a miss, and a main memory controller 16 authorizes direct memory access from a coprocessor to main memory 17.
外部キャッシュメモリ９のヒット率が所定値より高い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定までの間ＣＰＵ１からＡＳＩＣ１２へのブロックリード命令を一時保留し、メインメモリコントローラ１６はコプロセッサ１９からメインメモリ１７へのダイレクト・メモリ・アクセスを許可する。 - 特許庁 - The data written into the disk drive group from the upper device are stored in the cache 101a, and a completion report on the writing is performed at the point when storing the writing data and the duplication into the cache 101a and the FIFO buffer 102a before storing the duplication of the data into the cache 101b.
上位装置からディスクドライブ群へ書き込むデータをキャッシュ１０１ａに格納し、データの複製をキャッシュ１０１ｂに格納する前に、キャッシュ１０１ａ及びＦＩＦＯバッファ１０２ａに書き込みデータ及び複製が格納された時点で書き込みの完了報告を行う。 - 特許庁 - In this disk array device comprising a dual cache memory, when a part of the cache memory 12 is failed, only a memory area (Area1) where the failure occurs is closed and reallocated to the other memory area (Area2) of the same cache memory 12, and the I/O process is continued.
２重のキャッシュメモリを備えたディスクアレイ装置において、キャッシュメモリ１２の一部に障害が発生した場合、障害が発生したメモリ領域（Ａｒｅａ１）のみを閉塞させ、これを同じキャッシュメモリ１２の他のメモリ領域（Ａｒｅａ２）に再割り当てしてＩ／Ｏ処理を継続する構成とする。 - 特許庁 - In the buffer cache management method for managing data transfer between a non-volatile memory 1 and a buffer cache 8 prepared in a random access memory 2 by an operating system, flashing operation for reflecting update contents on a secondary recording medium in the cache 8 is executed in each user's writing operation.
不揮発性メモリ１とランダムアクセスメモリ２上に用意されたバッファキャッシュ８との間のデータ転送をオペレーティングシステムで管理するバッファキャッシュ管理方法において、バッファキャッシュ８の二次記録媒体への更新内容を反映するフラッシュ動作をユーザの書き込み動作ごとに行う。 - 特許庁 - When the drawing device divides the frame memory in the pixel unit where data is burst-transferred from the cache memory to the frame memory in storing, in the cache memory, partial data of the image data to be stored in the frame memory, pixel data in at least one segment is stored in the cache memory so that only one access from the cache memory to the frame memory is required for the one segment.
描画装置は、フレームメモリに格納する画像データの部分データをキャッシュメモリに格納する際に、キャッシュメモリからフレームメモリにデータをバースト転送する画素単位でフレームメモリを区切った場合に、その１区分についてはキャッシュメモリからフレームメモリへのアクセスが１回で済むように少なくともその１区分の画素データに関してはキャッシュメモリに格納しておく。 - 特許庁 - A cache management unit 130, when receiving a query on an object from any RIP unit 120, checks a stage (cache state) of the object recorded in an entry management table 132, and when the stage is a "creating" state ("New cache") indicating that another RIP unit 120 is creating cache data of the object, returns a "creating" response ("creating") indicating the fact.
キャッシュ管理部１３０は、いずれかのＲＩＰ部１２０からオブジェクトについての問合せを受けた場合、エントリ管理テーブル１３２に記録されたそのオブジェクトのステージ（キャッシュ状態）を調べ、そのステージが、他のＲＩＰ部１２０が当該オブジェクトのキャッシュデータを作成中であることを示す「作成中」状態（“New chache”）である場合、その旨を示す「作成中」応答（“creating”）を返す。 - 特許庁 - The cache memory control circuit has a selecting part 42 that can select each way or two prescribed ways or more of a cache memory 16, having a plurality of ways in a prescribed order; a comparison part 33 for detecting a cache hit, each way; a control part 41 for stopping selecting each way or the two prescribed ways or more in the selecting part 42, when a cache hit is detected.
キャッシュメモリ制御回路は、複数のウェイを有するキャッシュメモリ１６の各ウェイをあるいは所定の２以上のウェイを、所定の順番で選択可能な選択部４２と、各ウェイにおけるキャッシュヒットを検出する比較部３３と、キャッシュヒットを検出すると、選択部４２における各ウェイあるいは所定の２以上のウェイの選択を停止させる制御部４１とを有する。 - 特許庁 - A cache system is provided with a switch that divides a request received from a plurality of clients into a plurality of proxy nodes and transmits, the plurality of proxy nodes that transmit the request received from the switch to at least one cache node among a plurality of cache nodes, and the plurality of cache nodes that process the request received from at least one proxy node among the plurality of proxy nodes.
キャッシュシステムは、複数のクライアントから受信したリクエストを複数のプロキシノードに分散して伝達するスイッチと、スイッチから受信するリクエストを複数のキャッシュノードのうち少なくとも１つのキャッシュノードに伝達する複数のプロキシノードと、複数のプロキシノードのうち少なくとも１つのプロキシノードから受信したリクエストを処理する複数のキャッシュノードとを備える。 - 特許庁 - In a data transmission system where a server 230 storing data, a client 210 requesting the transmission of the data stored by the server 230 and a cache 220 temporarily storing the data stored by the server 230 are connected by a communication network 240, a cache processing information setting means 2301 stores the data identifier of cache processing object data and a cache processing time in a storage device 222.
データを保有するサーバ２３０と、サーバ２３０の保有するデータの送信を要求するクライアント２１０と、サーバ２３０の保有するデータを一時的に蓄積するキャッシュ２２０とが通信ネットワーク２４０で接続されたデータ送信システムにおいて、キャッシュ処理情報設定手段２３０１は、キャッシュ処理対象データのデータ識別子とキャッシュ処理時刻を記憶装置２２２に記憶する。 - 特許庁 - To provide a processor with cache way prediction using a branch target address and method thereof.
ブランチ目的アドレスを利用してキャッシュウェイを予測するプロセッサ及びその方法を提供する。 - 特許庁 - To provide a circuit for predicting an address by using only a limited amount of cache space.
限定された量のキャッシュ・スペースしか使用しないでアドレスを予測する回路を提供すること。 - 特許庁 - Storing means 15 store the notified series of events in a cache 16 as event set information.
ストア手段１５は、該通知した一連のイベントをイベント・セット情報としてキャッシュ１６にストアする。 - 特許庁 - To control a cache in accordance with whether or not a file object to be relayed is a dynamic page.
中継すべきファイルオブジェクトが動的ページであるか否かに応じてキャッシュを制御する。 - 特許庁 - The thread ID is used to uniquely identify a thread stored in a context cache 8.
スレッドＩＤは、コンテキストキャッシュ８に格納されているスレッドを一意に識別するために用いる。 - 特許庁 - The predicted next instruction is estimably executed when being retrieved out of the instruction history cache.
予測される次の命令は、命令履歴キャッシュから検索されるときに推測的に実行される。 - 特許庁 - To store data into a portion of a cache or other fast memory without also writing it to main memory.
データをメイン・メモリにも書き込むことなく、キャッシュの一部又は他の高速メモリに記憶すること。 - 特許庁 - DYNAMIC MEMORY ALLOCATION METHOD FOR MAINTAINING UNIFORM DISTRIBUTION OF CACHE PAGE ADDRESS IN ADDRESS SPACE
アドレススペース内にキャッシュページアドレスの均一な分布を維持するための動的なメモリ割り当て方法 - 特許庁 - To provide an external cache control system capable of performing high speed and efficient data processing.
高速かつ効率的なデータ処理を行うことが可能な外部キャッシュコントロールシステムの提供。 - 特許庁 - CACHE SYSTEM AND METHOD FOR GENERATING UNCASHED OBJECT FROM CASHED AND STORED OBJECT COMPONENT
キャッシュされ記憶されたオブジェクトコンポーネントから非キャッシュオブジェクトを生成するキャッシュシステムおよび方法 - 特許庁 - Data written in the cache memory 11_1 is written in an HDD 15_1 by the processor 33.
キャッシュメモリ１１_１に書き込まれたデータが、プロセッサ３３によりＨＤＤ１５_１に書き込まれる。 - 特許庁 - MEDIUM STORAGE DEVICE, METHOD FOR CHANGING CACHE SEGMENT OF MEDIUM STORAGE DEVICE, AND MEDIUM STORAGE SYSTEM
媒体記憶装置、媒体記憶装置のキャッシュセグメント切り替え方法、及び媒体記憶システム - 特許庁 - To protect a circuit from over-currents without stopping the supply of currents to a cache drawer.
キャッシュドロワへの電流の供給を停止させずに過電流から回路を保護することができる。 - 特許庁 - To reduce waiting time when a user browses a document using a terminal without storing a cache.
キャッシュを保存しておくことなく、端末でドキュメントを閲覧する際の待ち時間を短縮する。 - 特許庁 - To prevent a DMA from being queued when a cache miss occurs in an IO TLB (I/O translation look aside buffer).
ＩＯ ＴＬＢ（I/O Translation Look aside Buffer）でキャッシュミスした場合にＤＭＡが待たされることを防止する。 - 特許庁 - A processor holds, in a plurality of cache lines, part of data held by the main storage device.
プロセッサは、主記憶装置が保持するデータの一部を、複数のキャッシュラインにそれぞれ保持する。 - 特許庁 - The processing logic then looks for a cache line tag that includes microarchitectural hint bits associated with a FASTCMPXCHG instruction (202).
次いで、FASTCMPXCHG命令に関連付けられたマイクロアーキテクチャヒントビットを含むキャッシュラインタグを探す（２０２）。 - 特許庁 - To restrain the frequent storage and deletion of reproduced content to a cache server.
キャッシュサーバに対して再生コンテンツの記憶及び削除が頻繁に行われることを抑制する。 - 特許庁 - This creates a cache image of capture data across consecutive sectors in the non-volatile storage.
これは、不揮発性ストレージの連続するセクターにわたってキャプチャデータのキャッシュイメージを作成する。 - 特許庁 - To provide a write-back device of a cache memory capable of enhancing the efficiency of using a system bus.
システムバスの使用効率を向上させることのできるキャッシュメモリのライトバック装置を提供する。 - 特許庁 - Further, at least a part of the memory is allocated to a cache having one or more buffers.
さらに、メモリの少なくとも一部分は１以上のバッファを有するキャッシュに割付けられる。 - 特許庁 - An area bit to be set as ON when the operand hits is provided in the tag part of the instruction cache.
命令キャッシュのタグ部にはオペランドがヒットするとＯＮ設定されるエリアビットが設けられる。 - 特許庁 - To promptly perform variable print processing by efficiently storing a reuse-object into a cache memory.
再利用オブジェクトを効率的にキャッシュメモリに保存し、バリアブル印刷処理を迅速に実行する。 - 特許庁 - To provide a cache memory attaining a consumption current much lower than ever before.
従来よりもさらに低消費電流化の実現を図るようにしたキャッシュメモリを提供すること。 - 特許庁 - To provide a cache memory which has high operation speed and can reduce power consumption.
速い動作速度を有すると同時に、電力消費を低減させ得るキャッシュメモリを提供すること。 - 特許庁 - To accelerate the processing speed by reducing the access to a cache and tag and making the processing parallel.
キャッシュ、タグへのアクセスを減らし、処理を並列化することによって処理速度の向上を図る。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
